2061b652d9c335b3eaa3c56296b0b2ae243cfc86
[muen/linux.git] / arch / arc / Kconfig
1 #
2 # Copyright (C) 2004, 2007-2010, 2011-2012 Synopsys, Inc. (www.synopsys.com)
3 #
4 # This program is free software; you can redistribute it and/or modify
5 # it under the terms of the GNU General Public License version 2 as
6 # published by the Free Software Foundation.
7 #
8
9 config ARC
10         def_bool y
11         select ARC_TIMERS
12         select ARCH_HAS_DMA_COHERENT_TO_PFN
13         select ARCH_HAS_PTE_SPECIAL
14         select ARCH_HAS_SYNC_DMA_FOR_CPU
15         select ARCH_HAS_SYNC_DMA_FOR_DEVICE
16         select ARCH_SUPPORTS_ATOMIC_RMW if ARC_HAS_LLSC
17         select ARCH_32BIT_OFF_T
18         select BUILDTIME_EXTABLE_SORT
19         select CLONE_BACKWARDS
20         select COMMON_CLK
21         select GENERIC_ATOMIC64 if !ISA_ARCV2 || !(ARC_HAS_LL64 && ARC_HAS_LLSC)
22         select GENERIC_CLOCKEVENTS
23         select GENERIC_FIND_FIRST_BIT
24         # for now, we don't need GENERIC_IRQ_PROBE, CONFIG_GENERIC_IRQ_CHIP
25         select GENERIC_IRQ_SHOW
26         select GENERIC_PCI_IOMAP
27         select GENERIC_PENDING_IRQ if SMP
28         select GENERIC_SCHED_CLOCK
29         select GENERIC_SMP_IDLE_THREAD
30         select HAVE_ARCH_KGDB
31         select HAVE_ARCH_TRACEHOOK
32         select HAVE_DEBUG_STACKOVERFLOW
33         select HAVE_FUTEX_CMPXCHG if FUTEX
34         select HAVE_GENERIC_DMA_COHERENT
35         select HAVE_IOREMAP_PROT
36         select HAVE_KERNEL_GZIP
37         select HAVE_KERNEL_LZMA
38         select HAVE_KPROBES
39         select HAVE_KRETPROBES
40         select HAVE_MOD_ARCH_SPECIFIC
41         select HAVE_OPROFILE
42         select HAVE_PERF_EVENTS
43         select HANDLE_DOMAIN_IRQ
44         select IRQ_DOMAIN
45         select MODULES_USE_ELF_RELA
46         select OF
47         select OF_EARLY_FLATTREE
48         select OF_RESERVED_MEM
49         select PCI_SYSCALL if PCI
50         select PERF_USE_VMALLOC if ARC_CACHE_VIPT_ALIASING
51
52 config ARCH_HAS_CACHE_LINE_SIZE
53         def_bool y
54
55 config TRACE_IRQFLAGS_SUPPORT
56         def_bool y
57
58 config LOCKDEP_SUPPORT
59         def_bool y
60
61 config SCHED_OMIT_FRAME_POINTER
62         def_bool y
63
64 config GENERIC_CSUM
65         def_bool y
66
67 config RWSEM_GENERIC_SPINLOCK
68         def_bool y
69
70 config ARCH_DISCONTIGMEM_ENABLE
71         def_bool n
72
73 config ARCH_FLATMEM_ENABLE
74         def_bool y
75
76 config MMU
77         def_bool y
78
79 config NO_IOPORT_MAP
80         def_bool y
81
82 config GENERIC_CALIBRATE_DELAY
83         def_bool y
84
85 config GENERIC_HWEIGHT
86         def_bool y
87
88 config STACKTRACE_SUPPORT
89         def_bool y
90         select STACKTRACE
91
92 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
93         def_bool y
94         depends on ARC_MMU_V4
95
96 menu "ARC Architecture Configuration"
97
98 menu "ARC Platform/SoC/Board"
99
100 source "arch/arc/plat-tb10x/Kconfig"
101 source "arch/arc/plat-axs10x/Kconfig"
102 #New platform adds here
103 source "arch/arc/plat-eznps/Kconfig"
104 source "arch/arc/plat-hsdk/Kconfig"
105
106 endmenu
107
108 choice
109         prompt "ARC Instruction Set"
110         default ISA_ARCV2
111
112 config ISA_ARCOMPACT
113         bool "ARCompact ISA"
114         select CPU_NO_EFFICIENT_FFS
115         help
116           The original ARC ISA of ARC600/700 cores
117
118 config ISA_ARCV2
119         bool "ARC ISA v2"
120         select ARC_TIMERS_64BIT
121         help
122           ISA for the Next Generation ARC-HS cores
123
124 endchoice
125
126 menu "ARC CPU Configuration"
127
128 choice
129         prompt "ARC Core"
130         default ARC_CPU_770 if ISA_ARCOMPACT
131         default ARC_CPU_HS if ISA_ARCV2
132
133 if ISA_ARCOMPACT
134
135 config ARC_CPU_750D
136         bool "ARC750D"
137         select ARC_CANT_LLSC
138         help
139           Support for ARC750 core
140
141 config ARC_CPU_770
142         bool "ARC770"
143         select ARC_HAS_SWAPE
144         help
145           Support for ARC770 core introduced with Rel 4.10 (Summer 2011)
146           This core has a bunch of cool new features:
147           -MMU-v3: Variable Page Sz (4k, 8k, 16k), bigger J-TLB (128x4)
148                    Shared Address Spaces (for sharing TLB entries in MMU)
149           -Caches: New Prog Model, Region Flush
150           -Insns: endian swap, load-locked/store-conditional, time-stamp-ctr
151
152 endif   #ISA_ARCOMPACT
153
154 config ARC_CPU_HS
155         bool "ARC-HS"
156         depends on ISA_ARCV2
157         help
158           Support for ARC HS38x Cores based on ARCv2 ISA
159           The notable features are:
160             - SMP configurations of upto 4 core with coherency
161             - Optional L2 Cache and IO-Coherency
162             - Revised Interrupt Architecture (multiple priorites, reg banks,
163                 auto stack switch, auto regfile save/restore)
164             - MMUv4 (PIPT dcache, Huge Pages)
165             - Instructions for
166                 * 64bit load/store: LDD, STD
167                 * Hardware assisted divide/remainder: DIV, REM
168                 * Function prologue/epilogue: ENTER_S, LEAVE_S
169                 * IRQ enable/disable: CLRI, SETI
170                 * pop count: FFS, FLS
171                 * SETcc, BMSKN, XBFU...
172
173 endchoice
174
175 config CPU_BIG_ENDIAN
176         bool "Enable Big Endian Mode"
177         help
178           Build kernel for Big Endian Mode of ARC CPU
179
180 config SMP
181         bool "Symmetric Multi-Processing"
182         select ARC_MCIP if ISA_ARCV2
183         help
184           This enables support for systems with more than one CPU.
185
186 if SMP
187
188 config NR_CPUS
189         int "Maximum number of CPUs (2-4096)"
190         range 2 4096
191         default "4"
192
193 config ARC_SMP_HALT_ON_RESET
194         bool "Enable Halt-on-reset boot mode"
195         help
196           In SMP configuration cores can be configured as Halt-on-reset
197           or they could all start at same time. For Halt-on-reset, non
198           masters are parked until Master kicks them so they can start of
199           at designated entry point. For other case, all jump to common
200           entry point and spin wait for Master's signal.
201
202 endif   #SMP
203
204 config ARC_MCIP
205         bool "ARConnect Multicore IP (MCIP) Support "
206         depends on ISA_ARCV2
207         default y if SMP
208         help
209           This IP block enables SMP in ARC-HS38 cores.
210           It provides for cross-core interrupts, multi-core debug
211           hardware semaphores, shared memory,....
212
213 menuconfig ARC_CACHE
214         bool "Enable Cache Support"
215         default y
216
217 if ARC_CACHE
218
219 config ARC_CACHE_LINE_SHIFT
220         int "Cache Line Length (as power of 2)"
221         range 5 7
222         default "6"
223         help
224           Starting with ARC700 4.9, Cache line length is configurable,
225           This option specifies "N", with Line-len = 2 power N
226           So line lengths of 32, 64, 128 are specified by 5,6,7, respectively
227           Linux only supports same line lengths for I and D caches.
228
229 config ARC_HAS_ICACHE
230         bool "Use Instruction Cache"
231         default y
232
233 config ARC_HAS_DCACHE
234         bool "Use Data Cache"
235         default y
236
237 config ARC_CACHE_PAGES
238         bool "Per Page Cache Control"
239         default y
240         depends on ARC_HAS_ICACHE || ARC_HAS_DCACHE
241         help
242           This can be used to over-ride the global I/D Cache Enable on a
243           per-page basis (but only for pages accessed via MMU such as
244           Kernel Virtual address or User Virtual Address)
245           TLB entries have a per-page Cache Enable Bit.
246           Note that Global I/D ENABLE + Per Page DISABLE works but corollary
247           Global DISABLE + Per Page ENABLE won't work
248
249 config ARC_CACHE_VIPT_ALIASING
250         bool "Support VIPT Aliasing D$"
251         depends on ARC_HAS_DCACHE && ISA_ARCOMPACT
252
253 endif   #ARC_CACHE
254
255 config ARC_HAS_ICCM
256         bool "Use ICCM"
257         help
258           Single Cycle RAMS to store Fast Path Code
259
260 config ARC_ICCM_SZ
261         int "ICCM Size in KB"
262         default "64"
263         depends on ARC_HAS_ICCM
264
265 config ARC_HAS_DCCM
266         bool "Use DCCM"
267         help
268           Single Cycle RAMS to store Fast Path Data
269
270 config ARC_DCCM_SZ
271         int "DCCM Size in KB"
272         default "64"
273         depends on ARC_HAS_DCCM
274
275 config ARC_DCCM_BASE
276         hex "DCCM map address"
277         default "0xA0000000"
278         depends on ARC_HAS_DCCM
279
280 choice
281         prompt "MMU Version"
282         default ARC_MMU_V3 if ARC_CPU_770
283         default ARC_MMU_V2 if ARC_CPU_750D
284         default ARC_MMU_V4 if ARC_CPU_HS
285
286 if ISA_ARCOMPACT
287
288 config ARC_MMU_V1
289         bool "MMU v1"
290         help
291           Orig ARC700 MMU
292
293 config ARC_MMU_V2
294         bool "MMU v2"
295         help
296           Fixed the deficiency of v1 - possible thrashing in memcpy scenario
297           when 2 D-TLB and 1 I-TLB entries index into same 2way set.
298
299 config ARC_MMU_V3
300         bool "MMU v3"
301         depends on ARC_CPU_770
302         help
303           Introduced with ARC700 4.10: New Features
304           Variable Page size (1k-16k), var JTLB size 128 x (2 or 4)
305           Shared Address Spaces (SASID)
306
307 endif
308
309 config ARC_MMU_V4
310         bool "MMU v4"
311         depends on ISA_ARCV2
312
313 endchoice
314
315
316 choice
317         prompt "MMU Page Size"
318         default ARC_PAGE_SIZE_8K
319
320 config ARC_PAGE_SIZE_8K
321         bool "8KB"
322         help
323           Choose between 8k vs 16k
324
325 config ARC_PAGE_SIZE_16K
326         bool "16KB"
327         depends on ARC_MMU_V3 || ARC_MMU_V4
328
329 config ARC_PAGE_SIZE_4K
330         bool "4KB"
331         depends on ARC_MMU_V3 || ARC_MMU_V4
332
333 endchoice
334
335 choice
336         prompt "MMU Super Page Size"
337         depends on ISA_ARCV2 && TRANSPARENT_HUGEPAGE
338         default ARC_HUGEPAGE_2M
339
340 config ARC_HUGEPAGE_2M
341         bool "2MB"
342
343 config ARC_HUGEPAGE_16M
344         bool "16MB"
345
346 endchoice
347
348 config NODES_SHIFT
349         int "Maximum NUMA Nodes (as a power of 2)"
350         default "0" if !DISCONTIGMEM
351         default "1" if DISCONTIGMEM
352         depends on NEED_MULTIPLE_NODES
353         ---help---
354           Accessing memory beyond 1GB (with or w/o PAE) requires 2 memory
355           zones.
356
357 if ISA_ARCOMPACT
358
359 config ARC_COMPACT_IRQ_LEVELS
360         bool "Setup Timer IRQ as high Priority"
361         # if SMP, LV2 enabled ONLY if ARC implementation has LV2 re-entrancy
362         depends on !SMP
363
364 config ARC_FPU_SAVE_RESTORE
365         bool "Enable FPU state persistence across context switch"
366         help
367           Double Precision Floating Point unit had dedicated regs which
368           need to be saved/restored across context-switch.
369           Note that ARC FPU is overly simplistic, unlike say x86, which has
370           hardware pieces to allow software to conditionally save/restore,
371           based on actual usage of FPU by a task. Thus our implemn does
372           this for all tasks in system.
373
374 endif   #ISA_ARCOMPACT
375
376 config ARC_CANT_LLSC
377         def_bool n
378
379 config ARC_HAS_LLSC
380         bool "Insn: LLOCK/SCOND (efficient atomic ops)"
381         default y
382         depends on !ARC_CANT_LLSC
383
384 config ARC_HAS_SWAPE
385         bool "Insn: SWAPE (endian-swap)"
386         default y
387
388 if ISA_ARCV2
389
390 config ARC_HAS_LL64
391         bool "Insn: 64bit LDD/STD"
392         help
393           Enable gcc to generate 64-bit load/store instructions
394           ISA mandates even/odd registers to allow encoding of two
395           dest operands with 2 possible source operands.
396         default y
397
398 config ARC_HAS_DIV_REM
399         bool "Insn: div, divu, rem, remu"
400         default y
401
402 config ARC_HAS_ACCL_REGS
403         bool "Reg Pair ACCL:ACCH (FPU and/or MPY > 6)"
404         default y
405         help
406           Depending on the configuration, CPU can contain accumulator reg-pair
407           (also referred to as r58:r59). These can also be used by gcc as GPR so
408           kernel needs to save/restore per process
409
410 config ARC_IRQ_NO_AUTOSAVE
411         bool "Disable hardware autosave regfile on interrupts"
412         default n
413         help
414           On HS cores, taken interrupt auto saves the regfile on stack.
415           This is programmable and can be optionally disabled in which case
416           software INTERRUPT_PROLOGUE/EPILGUE do the needed work
417
418 endif   # ISA_ARCV2
419
420 endmenu   # "ARC CPU Configuration"
421
422 config LINUX_LINK_BASE
423         hex "Kernel link address"
424         default "0x80000000"
425         help
426           ARC700 divides the 32 bit phy address space into two equal halves
427           -Lower 2G (0 - 0x7FFF_FFFF ) is user virtual, translated by MMU
428           -Upper 2G (0x8000_0000 onwards) is untranslated, for kernel
429           Typically Linux kernel is linked at the start of untransalted addr,
430           hence the default value of 0x8zs.
431           However some customers have peripherals mapped at this addr, so
432           Linux needs to be scooted a bit.
433           If you don't know what the above means, leave this setting alone.
434           This needs to match memory start address specified in Device Tree
435
436 config LINUX_RAM_BASE
437         hex "RAM base address"
438         default LINUX_LINK_BASE
439         help
440           By default Linux is linked at base of RAM. However in some special
441           cases (such as HSDK), Linux can't be linked at start of DDR, hence
442           this option.
443
444 config HIGHMEM
445         bool "High Memory Support"
446         select ARCH_DISCONTIGMEM_ENABLE
447         help
448           With ARC 2G:2G address split, only upper 2G is directly addressable by
449           kernel. Enable this to potentially allow access to rest of 2G and PAE
450           in future
451
452 config ARC_HAS_PAE40
453         bool "Support for the 40-bit Physical Address Extension"
454         depends on ISA_ARCV2
455         select HIGHMEM
456         select PHYS_ADDR_T_64BIT
457         help
458           Enable access to physical memory beyond 4G, only supported on
459           ARC cores with 40 bit Physical Addressing support
460
461 config ARC_KVADDR_SIZE
462         int "Kernel Virtual Address Space size (MB)"
463         range 0 512
464         default "256"
465         help
466           The kernel address space is carved out of 256MB of translated address
467           space for catering to vmalloc, modules, pkmap, fixmap. This however may
468           not suffice vmalloc requirements of a 4K CPU EZChip system. So allow
469           this to be stretched to 512 MB (by extending into the reserved
470           kernel-user gutter)
471
472 config ARC_CURR_IN_REG
473         bool "Dedicate Register r25 for current_task pointer"
474         default y
475         help
476           This reserved Register R25 to point to Current Task in
477           kernel mode. This saves memory access for each such access
478
479
480 config ARC_EMUL_UNALIGNED
481         bool "Emulate unaligned memory access (userspace only)"
482         select SYSCTL_ARCH_UNALIGN_NO_WARN
483         select SYSCTL_ARCH_UNALIGN_ALLOW
484         depends on ISA_ARCOMPACT
485         help
486           This enables misaligned 16 & 32 bit memory access from user space.
487           Use ONLY-IF-ABS-NECESSARY as it will be very slow and also can hide
488           potential bugs in code
489
490 config HZ
491         int "Timer Frequency"
492         default 100
493
494 config ARC_METAWARE_HLINK
495         bool "Support for Metaware debugger assisted Host access"
496         help
497           This options allows a Linux userland apps to directly access
498           host file system (open/creat/read/write etc) with help from
499           Metaware Debugger. This can come in handy for Linux-host communication
500           when there is no real usable peripheral such as EMAC.
501
502 menuconfig ARC_DBG
503         bool "ARC debugging"
504         default y
505
506 if ARC_DBG
507
508 config ARC_DW2_UNWIND
509         bool "Enable DWARF specific kernel stack unwind"
510         default y
511         select KALLSYMS
512         help
513           Compiles the kernel with DWARF unwind information and can be used
514           to get stack backtraces.
515
516           If you say Y here the resulting kernel image will be slightly larger
517           but not slower, and it will give very useful debugging information.
518           If you don't debug the kernel, you can say N, but we may not be able
519           to solve problems without frame unwind information
520
521 config ARC_DBG_TLB_PARANOIA
522         bool "Paranoia Checks in Low Level TLB Handlers"
523
524 endif
525
526 config ARC_BUILTIN_DTB_NAME
527         string "Built in DTB"
528         help
529           Set the name of the DTB to embed in the vmlinux binary
530           Leaving it blank selects the minimal "skeleton" dtb
531
532 endmenu  # "ARC Architecture Configuration"
533
534 config FORCE_MAX_ZONEORDER
535         int "Maximum zone order"
536         default "12" if ARC_HUGEPAGE_16M
537         default "11"
538
539 source "kernel/power/Kconfig"