ARM: Prepare RDA8810PL SoC
[muen/linux.git] / arch / arm / Kconfig
1 # SPDX-License-Identifier: GPL-2.0
2 config ARM
3         bool
4         default y
5         select ARCH_CLOCKSOURCE_DATA
6         select ARCH_DISCARD_MEMBLOCK if !HAVE_ARCH_PFN_VALID && !KEXEC
7         select ARCH_HAS_DEBUG_VIRTUAL if MMU
8         select ARCH_HAS_DEVMEM_IS_ALLOWED
9         select ARCH_HAS_ELF_RANDOMIZE
10         select ARCH_HAS_FORTIFY_SOURCE
11         select ARCH_HAS_KCOV
12         select ARCH_HAS_MEMBARRIER_SYNC_CORE
13         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
14         select ARCH_HAS_PHYS_TO_DMA
15         select ARCH_HAS_SET_MEMORY
16         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
17         select ARCH_HAS_STRICT_MODULE_RWX if MMU
18         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
19         select ARCH_HAVE_CUSTOM_GPIO_H
20         select ARCH_HAS_GCOV_PROFILE_ALL
21         select ARCH_MIGHT_HAVE_PC_PARPORT
22         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
23         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
24         select ARCH_SUPPORTS_ATOMIC_RMW
25         select ARCH_USE_BUILTIN_BSWAP
26         select ARCH_USE_CMPXCHG_LOCKREF
27         select ARCH_WANT_IPC_PARSE_VERSION
28         select BUILDTIME_EXTABLE_SORT if MMU
29         select CLONE_BACKWARDS
30         select CPU_PM if (SUSPEND || CPU_IDLE)
31         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
32         select DMA_DIRECT_OPS if !MMU
33         select EDAC_SUPPORT
34         select EDAC_ATOMIC_SCRUB
35         select GENERIC_ALLOCATOR
36         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
37         select GENERIC_ATOMIC64 if (CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI)
38         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
39         select GENERIC_CPU_AUTOPROBE
40         select GENERIC_EARLY_IOREMAP
41         select GENERIC_IDLE_POLL_SETUP
42         select GENERIC_IRQ_PROBE
43         select GENERIC_IRQ_SHOW
44         select GENERIC_IRQ_SHOW_LEVEL
45         select GENERIC_PCI_IOMAP
46         select GENERIC_SCHED_CLOCK
47         select GENERIC_SMP_IDLE_THREAD
48         select GENERIC_STRNCPY_FROM_USER
49         select GENERIC_STRNLEN_USER
50         select HANDLE_DOMAIN_IRQ
51         select HARDIRQS_SW_RESEND
52         select HAVE_ARCH_AUDITSYSCALL if (AEABI && !OABI_COMPAT)
53         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
54         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
55         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
56         select HAVE_ARCH_MMAP_RND_BITS if MMU
57         select HAVE_ARCH_SECCOMP_FILTER if (AEABI && !OABI_COMPAT)
58         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
59         select HAVE_ARCH_TRACEHOOK
60         select HAVE_ARM_SMCCC if CPU_V7
61         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
62         select HAVE_CONTEXT_TRACKING
63         select HAVE_C_RECORDMCOUNT
64         select HAVE_DEBUG_KMEMLEAK
65         select HAVE_DMA_CONTIGUOUS if MMU
66         select HAVE_DYNAMIC_FTRACE if (!XIP_KERNEL) && !CPU_ENDIAN_BE32 && MMU
67         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
68         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
69         select HAVE_EXIT_THREAD
70         select HAVE_FTRACE_MCOUNT_RECORD if (!XIP_KERNEL)
71         select HAVE_FUNCTION_GRAPH_TRACER if (!THUMB2_KERNEL)
72         select HAVE_FUNCTION_TRACER if (!XIP_KERNEL)
73         select HAVE_GCC_PLUGINS
74         select HAVE_GENERIC_DMA_COHERENT
75         select HAVE_HW_BREAKPOINT if (PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7))
76         select HAVE_IDE if PCI || ISA || PCMCIA
77         select HAVE_IRQ_TIME_ACCOUNTING
78         select HAVE_KERNEL_GZIP
79         select HAVE_KERNEL_LZ4
80         select HAVE_KERNEL_LZMA
81         select HAVE_KERNEL_LZO
82         select HAVE_KERNEL_XZ
83         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
84         select HAVE_KRETPROBES if (HAVE_KPROBES)
85         select HAVE_MOD_ARCH_SPECIFIC
86         select HAVE_NMI
87         select HAVE_OPROFILE if (HAVE_PERF_EVENTS)
88         select HAVE_OPTPROBES if !THUMB2_KERNEL
89         select HAVE_PERF_EVENTS
90         select HAVE_PERF_REGS
91         select HAVE_PERF_USER_STACK_DUMP
92         select HAVE_RCU_TABLE_FREE if (SMP && ARM_LPAE)
93         select HAVE_REGS_AND_STACK_ACCESS_API
94         select HAVE_RSEQ
95         select HAVE_STACKPROTECTOR
96         select HAVE_SYSCALL_TRACEPOINTS
97         select HAVE_UID16
98         select HAVE_VIRT_CPU_ACCOUNTING_GEN
99         select IRQ_FORCED_THREADING
100         select MODULES_USE_ELF_REL
101         select NEED_DMA_MAP_STATE
102         select OF_EARLY_FLATTREE if OF
103         select OF_RESERVED_MEM if OF
104         select OLD_SIGACTION
105         select OLD_SIGSUSPEND3
106         select PERF_USE_VMALLOC
107         select REFCOUNT_FULL
108         select RTC_LIB
109         select SYS_SUPPORTS_APM_EMULATION
110         # Above selects are sorted alphabetically; please add new ones
111         # according to that.  Thanks.
112         help
113           The ARM series is a line of low-power-consumption RISC chip designs
114           licensed by ARM Ltd and targeted at embedded applications and
115           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
116           manufactured, but legacy ARM-based PC hardware remains popular in
117           Europe.  There is an ARM Linux project with a web page at
118           <http://www.arm.linux.org.uk/>.
119
120 config ARM_HAS_SG_CHAIN
121         select ARCH_HAS_SG_CHAIN
122         bool
123
124 config ARM_DMA_USE_IOMMU
125         bool
126         select ARM_HAS_SG_CHAIN
127         select NEED_SG_DMA_LENGTH
128
129 if ARM_DMA_USE_IOMMU
130
131 config ARM_DMA_IOMMU_ALIGNMENT
132         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
133         range 4 9
134         default 8
135         help
136           DMA mapping framework by default aligns all buffers to the smallest
137           PAGE_SIZE order which is greater than or equal to the requested buffer
138           size. This works well for buffers up to a few hundreds kilobytes, but
139           for larger buffers it just a waste of address space. Drivers which has
140           relatively small addressing window (like 64Mib) might run out of
141           virtual space with just a few allocations.
142
143           With this parameter you can specify the maximum PAGE_SIZE order for
144           DMA IOMMU buffers. Larger buffers will be aligned only to this
145           specified order. The order is expressed as a power of two multiplied
146           by the PAGE_SIZE.
147
148 endif
149
150 config MIGHT_HAVE_PCI
151         bool
152
153 config SYS_SUPPORTS_APM_EMULATION
154         bool
155
156 config HAVE_TCM
157         bool
158         select GENERIC_ALLOCATOR
159
160 config HAVE_PROC_CPU
161         bool
162
163 config NO_IOPORT_MAP
164         bool
165
166 config EISA
167         bool
168         ---help---
169           The Extended Industry Standard Architecture (EISA) bus was
170           developed as an open alternative to the IBM MicroChannel bus.
171
172           The EISA bus provided some of the features of the IBM MicroChannel
173           bus while maintaining backward compatibility with cards made for
174           the older ISA bus.  The EISA bus saw limited use between 1988 and
175           1995 when it was made obsolete by the PCI bus.
176
177           Say Y here if you are building a kernel for an EISA-based machine.
178
179           Otherwise, say N.
180
181 config SBUS
182         bool
183
184 config STACKTRACE_SUPPORT
185         bool
186         default y
187
188 config LOCKDEP_SUPPORT
189         bool
190         default y
191
192 config TRACE_IRQFLAGS_SUPPORT
193         bool
194         default !CPU_V7M
195
196 config RWSEM_XCHGADD_ALGORITHM
197         bool
198         default y
199
200 config ARCH_HAS_ILOG2_U32
201         bool
202
203 config ARCH_HAS_ILOG2_U64
204         bool
205
206 config ARCH_HAS_BANDGAP
207         bool
208
209 config FIX_EARLYCON_MEM
210         def_bool y if MMU
211
212 config GENERIC_HWEIGHT
213         bool
214         default y
215
216 config GENERIC_CALIBRATE_DELAY
217         bool
218         default y
219
220 config ARCH_MAY_HAVE_PC_FDC
221         bool
222
223 config ZONE_DMA
224         bool
225
226 config ARCH_SUPPORTS_UPROBES
227         def_bool y
228
229 config ARCH_HAS_DMA_SET_COHERENT_MASK
230         bool
231
232 config GENERIC_ISA_DMA
233         bool
234
235 config FIQ
236         bool
237
238 config NEED_RET_TO_USER
239         bool
240
241 config ARCH_MTD_XIP
242         bool
243
244 config ARM_PATCH_PHYS_VIRT
245         bool "Patch physical to virtual translations at runtime" if EMBEDDED
246         default y
247         depends on !XIP_KERNEL && MMU
248         help
249           Patch phys-to-virt and virt-to-phys translation functions at
250           boot and module load time according to the position of the
251           kernel in system memory.
252
253           This can only be used with non-XIP MMU kernels where the base
254           of physical memory is at a 16MB boundary.
255
256           Only disable this option if you know that you do not require
257           this feature (eg, building a kernel for a single machine) and
258           you need to shrink the kernel to the minimal size.
259
260 config NEED_MACH_IO_H
261         bool
262         help
263           Select this when mach/io.h is required to provide special
264           definitions for this platform.  The need for mach/io.h should
265           be avoided when possible.
266
267 config NEED_MACH_MEMORY_H
268         bool
269         help
270           Select this when mach/memory.h is required to provide special
271           definitions for this platform.  The need for mach/memory.h should
272           be avoided when possible.
273
274 config PHYS_OFFSET
275         hex "Physical address of main memory" if MMU
276         depends on !ARM_PATCH_PHYS_VIRT
277         default DRAM_BASE if !MMU
278         default 0x00000000 if ARCH_EBSA110 || \
279                         ARCH_FOOTBRIDGE || \
280                         ARCH_INTEGRATOR || \
281                         ARCH_IOP13XX || \
282                         ARCH_KS8695 || \
283                         ARCH_REALVIEW
284         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
285         default 0x20000000 if ARCH_S5PV210
286         default 0xc0000000 if ARCH_SA1100
287         help
288           Please provide the physical address corresponding to the
289           location of main memory in your system.
290
291 config GENERIC_BUG
292         def_bool y
293         depends on BUG
294
295 config PGTABLE_LEVELS
296         int
297         default 3 if ARM_LPAE
298         default 2
299
300 menu "System Type"
301
302 config MMU
303         bool "MMU-based Paged Memory Management Support"
304         default y
305         help
306           Select if you want MMU-based virtualised addressing space
307           support by paged memory management. If unsure, say 'Y'.
308
309 config ARCH_MMAP_RND_BITS_MIN
310         default 8
311
312 config ARCH_MMAP_RND_BITS_MAX
313         default 14 if PAGE_OFFSET=0x40000000
314         default 15 if PAGE_OFFSET=0x80000000
315         default 16
316
317 #
318 # The "ARM system type" choice list is ordered alphabetically by option
319 # text.  Please add new entries in the option alphabetic order.
320 #
321 choice
322         prompt "ARM system type"
323         default ARM_SINGLE_ARMV7M if !MMU
324         default ARCH_MULTIPLATFORM if MMU
325
326 config ARCH_MULTIPLATFORM
327         bool "Allow multiple platforms to be selected"
328         depends on MMU
329         select ARM_HAS_SG_CHAIN
330         select ARM_PATCH_PHYS_VIRT
331         select AUTO_ZRELADDR
332         select TIMER_OF
333         select COMMON_CLK
334         select GENERIC_CLOCKEVENTS
335         select GENERIC_IRQ_MULTI_HANDLER
336         select MIGHT_HAVE_PCI
337         select PCI_DOMAINS if PCI
338         select SPARSE_IRQ
339         select USE_OF
340
341 config ARM_SINGLE_ARMV7M
342         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
343         depends on !MMU
344         select ARM_NVIC
345         select AUTO_ZRELADDR
346         select TIMER_OF
347         select COMMON_CLK
348         select CPU_V7M
349         select GENERIC_CLOCKEVENTS
350         select NO_IOPORT_MAP
351         select SPARSE_IRQ
352         select USE_OF
353
354 config ARCH_EBSA110
355         bool "EBSA-110"
356         select ARCH_USES_GETTIMEOFFSET
357         select CPU_SA110
358         select ISA
359         select NEED_MACH_IO_H
360         select NEED_MACH_MEMORY_H
361         select NO_IOPORT_MAP
362         help
363           This is an evaluation board for the StrongARM processor available
364           from Digital. It has limited hardware on-board, including an
365           Ethernet interface, two PCMCIA sockets, two serial ports and a
366           parallel port.
367
368 config ARCH_EP93XX
369         bool "EP93xx-based"
370         select ARCH_SPARSEMEM_ENABLE
371         select ARM_AMBA
372         imply ARM_PATCH_PHYS_VIRT
373         select ARM_VIC
374         select AUTO_ZRELADDR
375         select CLKDEV_LOOKUP
376         select CLKSRC_MMIO
377         select CPU_ARM920T
378         select GENERIC_CLOCKEVENTS
379         select GPIOLIB
380         help
381           This enables support for the Cirrus EP93xx series of CPUs.
382
383 config ARCH_FOOTBRIDGE
384         bool "FootBridge"
385         select CPU_SA110
386         select FOOTBRIDGE
387         select GENERIC_CLOCKEVENTS
388         select HAVE_IDE
389         select NEED_MACH_IO_H if !MMU
390         select NEED_MACH_MEMORY_H
391         help
392           Support for systems based on the DC21285 companion chip
393           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
394
395 config ARCH_NETX
396         bool "Hilscher NetX based"
397         select ARM_VIC
398         select CLKSRC_MMIO
399         select CPU_ARM926T
400         select GENERIC_CLOCKEVENTS
401         help
402           This enables support for systems based on the Hilscher NetX Soc
403
404 config ARCH_IOP13XX
405         bool "IOP13xx-based"
406         depends on MMU
407         select CPU_XSC3
408         select NEED_MACH_MEMORY_H
409         select NEED_RET_TO_USER
410         select PCI
411         select PLAT_IOP
412         select VMSPLIT_1G
413         select SPARSE_IRQ
414         help
415           Support for Intel's IOP13XX (XScale) family of processors.
416
417 config ARCH_IOP32X
418         bool "IOP32x-based"
419         depends on MMU
420         select CPU_XSCALE
421         select GPIO_IOP
422         select GPIOLIB
423         select NEED_RET_TO_USER
424         select PCI
425         select PLAT_IOP
426         help
427           Support for Intel's 80219 and IOP32X (XScale) family of
428           processors.
429
430 config ARCH_IOP33X
431         bool "IOP33x-based"
432         depends on MMU
433         select CPU_XSCALE
434         select GPIO_IOP
435         select GPIOLIB
436         select NEED_RET_TO_USER
437         select PCI
438         select PLAT_IOP
439         help
440           Support for Intel's IOP33X (XScale) family of processors.
441
442 config ARCH_IXP4XX
443         bool "IXP4xx-based"
444         depends on MMU
445         select ARCH_HAS_DMA_SET_COHERENT_MASK
446         select ARCH_SUPPORTS_BIG_ENDIAN
447         select CLKSRC_MMIO
448         select CPU_XSCALE
449         select DMABOUNCE if PCI
450         select GENERIC_CLOCKEVENTS
451         select GPIOLIB
452         select MIGHT_HAVE_PCI
453         select NEED_MACH_IO_H
454         select USB_EHCI_BIG_ENDIAN_DESC
455         select USB_EHCI_BIG_ENDIAN_MMIO
456         help
457           Support for Intel's IXP4XX (XScale) family of processors.
458
459 config ARCH_DOVE
460         bool "Marvell Dove"
461         select CPU_PJ4
462         select GENERIC_CLOCKEVENTS
463         select GENERIC_IRQ_MULTI_HANDLER
464         select GPIOLIB
465         select MIGHT_HAVE_PCI
466         select MVEBU_MBUS
467         select PINCTRL
468         select PINCTRL_DOVE
469         select PLAT_ORION_LEGACY
470         select SPARSE_IRQ
471         select PM_GENERIC_DOMAINS if PM
472         help
473           Support for the Marvell Dove SoC 88AP510
474
475 config ARCH_KS8695
476         bool "Micrel/Kendin KS8695"
477         select CLKSRC_MMIO
478         select CPU_ARM922T
479         select GENERIC_CLOCKEVENTS
480         select GPIOLIB
481         select NEED_MACH_MEMORY_H
482         help
483           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
484           System-on-Chip devices.
485
486 config ARCH_W90X900
487         bool "Nuvoton W90X900 CPU"
488         select CLKDEV_LOOKUP
489         select CLKSRC_MMIO
490         select CPU_ARM926T
491         select GENERIC_CLOCKEVENTS
492         select GPIOLIB
493         help
494           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
495           At present, the w90x900 has been renamed nuc900, regarding
496           the ARM series product line, you can login the following
497           link address to know more.
498
499           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
500                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
501
502 config ARCH_LPC32XX
503         bool "NXP LPC32XX"
504         select ARM_AMBA
505         select CLKDEV_LOOKUP
506         select CLKSRC_LPC32XX
507         select COMMON_CLK
508         select CPU_ARM926T
509         select GENERIC_CLOCKEVENTS
510         select GENERIC_IRQ_MULTI_HANDLER
511         select GPIOLIB
512         select SPARSE_IRQ
513         select USE_OF
514         help
515           Support for the NXP LPC32XX family of processors
516
517 config ARCH_PXA
518         bool "PXA2xx/PXA3xx-based"
519         depends on MMU
520         select ARCH_MTD_XIP
521         select ARM_CPU_SUSPEND if PM
522         select AUTO_ZRELADDR
523         select COMMON_CLK
524         select CLKDEV_LOOKUP
525         select CLKSRC_PXA
526         select CLKSRC_MMIO
527         select TIMER_OF
528         select CPU_XSCALE if !CPU_XSC3
529         select GENERIC_CLOCKEVENTS
530         select GENERIC_IRQ_MULTI_HANDLER
531         select GPIO_PXA
532         select GPIOLIB
533         select HAVE_IDE
534         select IRQ_DOMAIN
535         select PLAT_PXA
536         select SPARSE_IRQ
537         help
538           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
539
540 config ARCH_RPC
541         bool "RiscPC"
542         depends on MMU
543         select ARCH_ACORN
544         select ARCH_MAY_HAVE_PC_FDC
545         select ARCH_SPARSEMEM_ENABLE
546         select ARCH_USES_GETTIMEOFFSET
547         select CPU_SA110
548         select FIQ
549         select HAVE_IDE
550         select HAVE_PATA_PLATFORM
551         select ISA_DMA_API
552         select NEED_MACH_IO_H
553         select NEED_MACH_MEMORY_H
554         select NO_IOPORT_MAP
555         help
556           On the Acorn Risc-PC, Linux can support the internal IDE disk and
557           CD-ROM interface, serial and parallel port, and the floppy drive.
558
559 config ARCH_SA1100
560         bool "SA1100-based"
561         select ARCH_MTD_XIP
562         select ARCH_SPARSEMEM_ENABLE
563         select CLKDEV_LOOKUP
564         select CLKSRC_MMIO
565         select CLKSRC_PXA
566         select TIMER_OF if OF
567         select CPU_FREQ
568         select CPU_SA1100
569         select GENERIC_CLOCKEVENTS
570         select GENERIC_IRQ_MULTI_HANDLER
571         select GPIOLIB
572         select HAVE_IDE
573         select IRQ_DOMAIN
574         select ISA
575         select NEED_MACH_MEMORY_H
576         select SPARSE_IRQ
577         help
578           Support for StrongARM 11x0 based boards.
579
580 config ARCH_S3C24XX
581         bool "Samsung S3C24XX SoCs"
582         select ATAGS
583         select CLKDEV_LOOKUP
584         select CLKSRC_SAMSUNG_PWM
585         select GENERIC_CLOCKEVENTS
586         select GPIO_SAMSUNG
587         select GPIOLIB
588         select GENERIC_IRQ_MULTI_HANDLER
589         select HAVE_S3C2410_I2C if I2C
590         select HAVE_S3C2410_WATCHDOG if WATCHDOG
591         select HAVE_S3C_RTC if RTC_CLASS
592         select NEED_MACH_IO_H
593         select SAMSUNG_ATAGS
594         select USE_OF
595         help
596           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
597           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
598           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
599           Samsung SMDK2410 development board (and derivatives).
600
601 config ARCH_DAVINCI
602         bool "TI DaVinci"
603         select ARCH_HAS_HOLES_MEMORYMODEL
604         select COMMON_CLK
605         select CPU_ARM926T
606         select GENERIC_ALLOCATOR
607         select GENERIC_CLOCKEVENTS
608         select GENERIC_IRQ_CHIP
609         select GPIOLIB
610         select HAVE_IDE
611         select PM_GENERIC_DOMAINS if PM
612         select PM_GENERIC_DOMAINS_OF if PM && OF
613         select RESET_CONTROLLER
614         select USE_OF
615         select ZONE_DMA
616         help
617           Support for TI's DaVinci platform.
618
619 config ARCH_OMAP1
620         bool "TI OMAP1"
621         depends on MMU
622         select ARCH_HAS_HOLES_MEMORYMODEL
623         select ARCH_OMAP
624         select CLKDEV_LOOKUP
625         select CLKSRC_MMIO
626         select GENERIC_CLOCKEVENTS
627         select GENERIC_IRQ_CHIP
628         select GENERIC_IRQ_MULTI_HANDLER
629         select GPIOLIB
630         select HAVE_IDE
631         select IRQ_DOMAIN
632         select NEED_MACH_IO_H if PCCARD
633         select NEED_MACH_MEMORY_H
634         select SPARSE_IRQ
635         help
636           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
637
638 endchoice
639
640 menu "Multiple platform selection"
641         depends on ARCH_MULTIPLATFORM
642
643 comment "CPU Core family selection"
644
645 config ARCH_MULTI_V4
646         bool "ARMv4 based platforms (FA526)"
647         depends on !ARCH_MULTI_V6_V7
648         select ARCH_MULTI_V4_V5
649         select CPU_FA526
650
651 config ARCH_MULTI_V4T
652         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
653         depends on !ARCH_MULTI_V6_V7
654         select ARCH_MULTI_V4_V5
655         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
656                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
657                 CPU_ARM925T || CPU_ARM940T)
658
659 config ARCH_MULTI_V5
660         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
661         depends on !ARCH_MULTI_V6_V7
662         select ARCH_MULTI_V4_V5
663         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
664                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
665                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
666
667 config ARCH_MULTI_V4_V5
668         bool
669
670 config ARCH_MULTI_V6
671         bool "ARMv6 based platforms (ARM11)"
672         select ARCH_MULTI_V6_V7
673         select CPU_V6K
674
675 config ARCH_MULTI_V7
676         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
677         default y
678         select ARCH_MULTI_V6_V7
679         select CPU_V7
680         select HAVE_SMP
681
682 config ARCH_MULTI_V6_V7
683         bool
684         select MIGHT_HAVE_CACHE_L2X0
685
686 config ARCH_MULTI_CPU_AUTO
687         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
688         select ARCH_MULTI_V5
689
690 endmenu
691
692 config ARCH_VIRT
693         bool "Dummy Virtual Machine"
694         depends on ARCH_MULTI_V7
695         select ARM_AMBA
696         select ARM_GIC
697         select ARM_GIC_V2M if PCI
698         select ARM_GIC_V3
699         select ARM_GIC_V3_ITS if PCI
700         select ARM_PSCI
701         select HAVE_ARM_ARCH_TIMER
702         select ARCH_SUPPORTS_BIG_ENDIAN
703
704 #
705 # This is sorted alphabetically by mach-* pathname.  However, plat-*
706 # Kconfigs may be included either alphabetically (according to the
707 # plat- suffix) or along side the corresponding mach-* source.
708 #
709 source "arch/arm/mach-actions/Kconfig"
710
711 source "arch/arm/mach-alpine/Kconfig"
712
713 source "arch/arm/mach-artpec/Kconfig"
714
715 source "arch/arm/mach-asm9260/Kconfig"
716
717 source "arch/arm/mach-aspeed/Kconfig"
718
719 source "arch/arm/mach-at91/Kconfig"
720
721 source "arch/arm/mach-axxia/Kconfig"
722
723 source "arch/arm/mach-bcm/Kconfig"
724
725 source "arch/arm/mach-berlin/Kconfig"
726
727 source "arch/arm/mach-clps711x/Kconfig"
728
729 source "arch/arm/mach-cns3xxx/Kconfig"
730
731 source "arch/arm/mach-davinci/Kconfig"
732
733 source "arch/arm/mach-digicolor/Kconfig"
734
735 source "arch/arm/mach-dove/Kconfig"
736
737 source "arch/arm/mach-ep93xx/Kconfig"
738
739 source "arch/arm/mach-exynos/Kconfig"
740 source "arch/arm/plat-samsung/Kconfig"
741
742 source "arch/arm/mach-footbridge/Kconfig"
743
744 source "arch/arm/mach-gemini/Kconfig"
745
746 source "arch/arm/mach-highbank/Kconfig"
747
748 source "arch/arm/mach-hisi/Kconfig"
749
750 source "arch/arm/mach-imx/Kconfig"
751
752 source "arch/arm/mach-integrator/Kconfig"
753
754 source "arch/arm/mach-iop13xx/Kconfig"
755
756 source "arch/arm/mach-iop32x/Kconfig"
757
758 source "arch/arm/mach-iop33x/Kconfig"
759
760 source "arch/arm/mach-ixp4xx/Kconfig"
761
762 source "arch/arm/mach-keystone/Kconfig"
763
764 source "arch/arm/mach-ks8695/Kconfig"
765
766 source "arch/arm/mach-mediatek/Kconfig"
767
768 source "arch/arm/mach-meson/Kconfig"
769
770 source "arch/arm/mach-mmp/Kconfig"
771
772 source "arch/arm/mach-moxart/Kconfig"
773
774 source "arch/arm/mach-mv78xx0/Kconfig"
775
776 source "arch/arm/mach-mvebu/Kconfig"
777
778 source "arch/arm/mach-mxs/Kconfig"
779
780 source "arch/arm/mach-netx/Kconfig"
781
782 source "arch/arm/mach-nomadik/Kconfig"
783
784 source "arch/arm/mach-npcm/Kconfig"
785
786 source "arch/arm/mach-nspire/Kconfig"
787
788 source "arch/arm/plat-omap/Kconfig"
789
790 source "arch/arm/mach-omap1/Kconfig"
791
792 source "arch/arm/mach-omap2/Kconfig"
793
794 source "arch/arm/mach-orion5x/Kconfig"
795
796 source "arch/arm/mach-oxnas/Kconfig"
797
798 source "arch/arm/mach-picoxcell/Kconfig"
799
800 source "arch/arm/mach-prima2/Kconfig"
801
802 source "arch/arm/mach-pxa/Kconfig"
803 source "arch/arm/plat-pxa/Kconfig"
804
805 source "arch/arm/mach-qcom/Kconfig"
806
807 source "arch/arm/mach-rda/Kconfig"
808
809 source "arch/arm/mach-realview/Kconfig"
810
811 source "arch/arm/mach-rockchip/Kconfig"
812
813 source "arch/arm/mach-s3c24xx/Kconfig"
814
815 source "arch/arm/mach-s3c64xx/Kconfig"
816
817 source "arch/arm/mach-s5pv210/Kconfig"
818
819 source "arch/arm/mach-sa1100/Kconfig"
820
821 source "arch/arm/mach-shmobile/Kconfig"
822
823 source "arch/arm/mach-socfpga/Kconfig"
824
825 source "arch/arm/mach-spear/Kconfig"
826
827 source "arch/arm/mach-sti/Kconfig"
828
829 source "arch/arm/mach-stm32/Kconfig"
830
831 source "arch/arm/mach-sunxi/Kconfig"
832
833 source "arch/arm/mach-tango/Kconfig"
834
835 source "arch/arm/mach-tegra/Kconfig"
836
837 source "arch/arm/mach-u300/Kconfig"
838
839 source "arch/arm/mach-uniphier/Kconfig"
840
841 source "arch/arm/mach-ux500/Kconfig"
842
843 source "arch/arm/mach-versatile/Kconfig"
844
845 source "arch/arm/mach-vexpress/Kconfig"
846 source "arch/arm/plat-versatile/Kconfig"
847
848 source "arch/arm/mach-vt8500/Kconfig"
849
850 source "arch/arm/mach-w90x900/Kconfig"
851
852 source "arch/arm/mach-zx/Kconfig"
853
854 source "arch/arm/mach-zynq/Kconfig"
855
856 # ARMv7-M architecture
857 config ARCH_EFM32
858         bool "Energy Micro efm32"
859         depends on ARM_SINGLE_ARMV7M
860         select GPIOLIB
861         help
862           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
863           processors.
864
865 config ARCH_LPC18XX
866         bool "NXP LPC18xx/LPC43xx"
867         depends on ARM_SINGLE_ARMV7M
868         select ARCH_HAS_RESET_CONTROLLER
869         select ARM_AMBA
870         select CLKSRC_LPC32XX
871         select PINCTRL
872         help
873           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
874           high performance microcontrollers.
875
876 config ARCH_MPS2
877         bool "ARM MPS2 platform"
878         depends on ARM_SINGLE_ARMV7M
879         select ARM_AMBA
880         select CLKSRC_MPS2
881         help
882           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
883           with a range of available cores like Cortex-M3/M4/M7.
884
885           Please, note that depends which Application Note is used memory map
886           for the platform may vary, so adjustment of RAM base might be needed.
887
888 # Definitions to make life easier
889 config ARCH_ACORN
890         bool
891
892 config PLAT_IOP
893         bool
894         select GENERIC_CLOCKEVENTS
895
896 config PLAT_ORION
897         bool
898         select CLKSRC_MMIO
899         select COMMON_CLK
900         select GENERIC_IRQ_CHIP
901         select IRQ_DOMAIN
902
903 config PLAT_ORION_LEGACY
904         bool
905         select PLAT_ORION
906
907 config PLAT_PXA
908         bool
909
910 config PLAT_VERSATILE
911         bool
912
913 source "arch/arm/firmware/Kconfig"
914
915 source arch/arm/mm/Kconfig
916
917 config IWMMXT
918         bool "Enable iWMMXt support"
919         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
920         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
921         help
922           Enable support for iWMMXt context switching at run time if
923           running on a CPU that supports it.
924
925 if !MMU
926 source "arch/arm/Kconfig-nommu"
927 endif
928
929 config PJ4B_ERRATA_4742
930         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
931         depends on CPU_PJ4B && MACH_ARMADA_370
932         default y
933         help
934           When coming out of either a Wait for Interrupt (WFI) or a Wait for
935           Event (WFE) IDLE states, a specific timing sensitivity exists between
936           the retiring WFI/WFE instructions and the newly issued subsequent
937           instructions.  This sensitivity can result in a CPU hang scenario.
938           Workaround:
939           The software must insert either a Data Synchronization Barrier (DSB)
940           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
941           instruction
942
943 config ARM_ERRATA_326103
944         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
945         depends on CPU_V6
946         help
947           Executing a SWP instruction to read-only memory does not set bit 11
948           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
949           treat the access as a read, preventing a COW from occurring and
950           causing the faulting task to livelock.
951
952 config ARM_ERRATA_411920
953         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
954         depends on CPU_V6 || CPU_V6K
955         help
956           Invalidation of the Instruction Cache operation can
957           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
958           It does not affect the MPCore. This option enables the ARM Ltd.
959           recommended workaround.
960
961 config ARM_ERRATA_430973
962         bool "ARM errata: Stale prediction on replaced interworking branch"
963         depends on CPU_V7
964         help
965           This option enables the workaround for the 430973 Cortex-A8
966           r1p* erratum. If a code sequence containing an ARM/Thumb
967           interworking branch is replaced with another code sequence at the
968           same virtual address, whether due to self-modifying code or virtual
969           to physical address re-mapping, Cortex-A8 does not recover from the
970           stale interworking branch prediction. This results in Cortex-A8
971           executing the new code sequence in the incorrect ARM or Thumb state.
972           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
973           and also flushes the branch target cache at every context switch.
974           Note that setting specific bits in the ACTLR register may not be
975           available in non-secure mode.
976
977 config ARM_ERRATA_458693
978         bool "ARM errata: Processor deadlock when a false hazard is created"
979         depends on CPU_V7
980         depends on !ARCH_MULTIPLATFORM
981         help
982           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
983           erratum. For very specific sequences of memory operations, it is
984           possible for a hazard condition intended for a cache line to instead
985           be incorrectly associated with a different cache line. This false
986           hazard might then cause a processor deadlock. The workaround enables
987           the L1 caching of the NEON accesses and disables the PLD instruction
988           in the ACTLR register. Note that setting specific bits in the ACTLR
989           register may not be available in non-secure mode.
990
991 config ARM_ERRATA_460075
992         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
993         depends on CPU_V7
994         depends on !ARCH_MULTIPLATFORM
995         help
996           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
997           erratum. Any asynchronous access to the L2 cache may encounter a
998           situation in which recent store transactions to the L2 cache are lost
999           and overwritten with stale memory contents from external memory. The
1000           workaround disables the write-allocate mode for the L2 cache via the
1001           ACTLR register. Note that setting specific bits in the ACTLR register
1002           may not be available in non-secure mode.
1003
1004 config ARM_ERRATA_742230
1005         bool "ARM errata: DMB operation may be faulty"
1006         depends on CPU_V7 && SMP
1007         depends on !ARCH_MULTIPLATFORM
1008         help
1009           This option enables the workaround for the 742230 Cortex-A9
1010           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
1011           between two write operations may not ensure the correct visibility
1012           ordering of the two writes. This workaround sets a specific bit in
1013           the diagnostic register of the Cortex-A9 which causes the DMB
1014           instruction to behave as a DSB, ensuring the correct behaviour of
1015           the two writes.
1016
1017 config ARM_ERRATA_742231
1018         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1019         depends on CPU_V7 && SMP
1020         depends on !ARCH_MULTIPLATFORM
1021         help
1022           This option enables the workaround for the 742231 Cortex-A9
1023           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1024           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1025           accessing some data located in the same cache line, may get corrupted
1026           data due to bad handling of the address hazard when the line gets
1027           replaced from one of the CPUs at the same time as another CPU is
1028           accessing it. This workaround sets specific bits in the diagnostic
1029           register of the Cortex-A9 which reduces the linefill issuing
1030           capabilities of the processor.
1031
1032 config ARM_ERRATA_643719
1033         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1034         depends on CPU_V7 && SMP
1035         default y
1036         help
1037           This option enables the workaround for the 643719 Cortex-A9 (prior to
1038           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1039           register returns zero when it should return one. The workaround
1040           corrects this value, ensuring cache maintenance operations which use
1041           it behave as intended and avoiding data corruption.
1042
1043 config ARM_ERRATA_720789
1044         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1045         depends on CPU_V7
1046         help
1047           This option enables the workaround for the 720789 Cortex-A9 (prior to
1048           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1049           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1050           As a consequence of this erratum, some TLB entries which should be
1051           invalidated are not, resulting in an incoherency in the system page
1052           tables. The workaround changes the TLB flushing routines to invalidate
1053           entries regardless of the ASID.
1054
1055 config ARM_ERRATA_743622
1056         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1057         depends on CPU_V7
1058         depends on !ARCH_MULTIPLATFORM
1059         help
1060           This option enables the workaround for the 743622 Cortex-A9
1061           (r2p*) erratum. Under very rare conditions, a faulty
1062           optimisation in the Cortex-A9 Store Buffer may lead to data
1063           corruption. This workaround sets a specific bit in the diagnostic
1064           register of the Cortex-A9 which disables the Store Buffer
1065           optimisation, preventing the defect from occurring. This has no
1066           visible impact on the overall performance or power consumption of the
1067           processor.
1068
1069 config ARM_ERRATA_751472
1070         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1071         depends on CPU_V7
1072         depends on !ARCH_MULTIPLATFORM
1073         help
1074           This option enables the workaround for the 751472 Cortex-A9 (prior
1075           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1076           completion of a following broadcasted operation if the second
1077           operation is received by a CPU before the ICIALLUIS has completed,
1078           potentially leading to corrupted entries in the cache or TLB.
1079
1080 config ARM_ERRATA_754322
1081         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1082         depends on CPU_V7
1083         help
1084           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1085           r3p*) erratum. A speculative memory access may cause a page table walk
1086           which starts prior to an ASID switch but completes afterwards. This
1087           can populate the micro-TLB with a stale entry which may be hit with
1088           the new ASID. This workaround places two dsb instructions in the mm
1089           switching code so that no page table walks can cross the ASID switch.
1090
1091 config ARM_ERRATA_754327
1092         bool "ARM errata: no automatic Store Buffer drain"
1093         depends on CPU_V7 && SMP
1094         help
1095           This option enables the workaround for the 754327 Cortex-A9 (prior to
1096           r2p0) erratum. The Store Buffer does not have any automatic draining
1097           mechanism and therefore a livelock may occur if an external agent
1098           continuously polls a memory location waiting to observe an update.
1099           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1100           written polling loops from denying visibility of updates to memory.
1101
1102 config ARM_ERRATA_364296
1103         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1104         depends on CPU_V6
1105         help
1106           This options enables the workaround for the 364296 ARM1136
1107           r0p2 erratum (possible cache data corruption with
1108           hit-under-miss enabled). It sets the undocumented bit 31 in
1109           the auxiliary control register and the FI bit in the control
1110           register, thus disabling hit-under-miss without putting the
1111           processor into full low interrupt latency mode. ARM11MPCore
1112           is not affected.
1113
1114 config ARM_ERRATA_764369
1115         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1116         depends on CPU_V7 && SMP
1117         help
1118           This option enables the workaround for erratum 764369
1119           affecting Cortex-A9 MPCore with two or more processors (all
1120           current revisions). Under certain timing circumstances, a data
1121           cache line maintenance operation by MVA targeting an Inner
1122           Shareable memory region may fail to proceed up to either the
1123           Point of Coherency or to the Point of Unification of the
1124           system. This workaround adds a DSB instruction before the
1125           relevant cache maintenance functions and sets a specific bit
1126           in the diagnostic control register of the SCU.
1127
1128 config ARM_ERRATA_775420
1129        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1130        depends on CPU_V7
1131        help
1132          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1133          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1134          operation aborts with MMU exception, it might cause the processor
1135          to deadlock. This workaround puts DSB before executing ISB if
1136          an abort may occur on cache maintenance.
1137
1138 config ARM_ERRATA_798181
1139         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1140         depends on CPU_V7 && SMP
1141         help
1142           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1143           adequately shooting down all use of the old entries. This
1144           option enables the Linux kernel workaround for this erratum
1145           which sends an IPI to the CPUs that are running the same ASID
1146           as the one being invalidated.
1147
1148 config ARM_ERRATA_773022
1149         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1150         depends on CPU_V7
1151         help
1152           This option enables the workaround for the 773022 Cortex-A15
1153           (up to r0p4) erratum. In certain rare sequences of code, the
1154           loop buffer may deliver incorrect instructions. This
1155           workaround disables the loop buffer to avoid the erratum.
1156
1157 config ARM_ERRATA_818325_852422
1158         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1159         depends on CPU_V7
1160         help
1161           This option enables the workaround for:
1162           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1163             instruction might deadlock.  Fixed in r0p1.
1164           - Cortex-A12 852422: Execution of a sequence of instructions might
1165             lead to either a data corruption or a CPU deadlock.  Not fixed in
1166             any Cortex-A12 cores yet.
1167           This workaround for all both errata involves setting bit[12] of the
1168           Feature Register. This bit disables an optimisation applied to a
1169           sequence of 2 instructions that use opposing condition codes.
1170
1171 config ARM_ERRATA_821420
1172         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1173         depends on CPU_V7
1174         help
1175           This option enables the workaround for the 821420 Cortex-A12
1176           (all revs) erratum. In very rare timing conditions, a sequence
1177           of VMOV to Core registers instructions, for which the second
1178           one is in the shadow of a branch or abort, can lead to a
1179           deadlock when the VMOV instructions are issued out-of-order.
1180
1181 config ARM_ERRATA_825619
1182         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1183         depends on CPU_V7
1184         help
1185           This option enables the workaround for the 825619 Cortex-A12
1186           (all revs) erratum. Within rare timing constraints, executing a
1187           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1188           and Device/Strongly-Ordered loads and stores might cause deadlock
1189
1190 config ARM_ERRATA_852421
1191         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1192         depends on CPU_V7
1193         help
1194           This option enables the workaround for the 852421 Cortex-A17
1195           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1196           execution of a DMB ST instruction might fail to properly order
1197           stores from GroupA and stores from GroupB.
1198
1199 config ARM_ERRATA_852423
1200         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1201         depends on CPU_V7
1202         help
1203           This option enables the workaround for:
1204           - Cortex-A17 852423: Execution of a sequence of instructions might
1205             lead to either a data corruption or a CPU deadlock.  Not fixed in
1206             any Cortex-A17 cores yet.
1207           This is identical to Cortex-A12 erratum 852422.  It is a separate
1208           config option from the A12 erratum due to the way errata are checked
1209           for and handled.
1210
1211 endmenu
1212
1213 source "arch/arm/common/Kconfig"
1214
1215 menu "Bus support"
1216
1217 config ISA
1218         bool
1219         help
1220           Find out whether you have ISA slots on your motherboard.  ISA is the
1221           name of a bus system, i.e. the way the CPU talks to the other stuff
1222           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1223           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1224           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1225
1226 # Select ISA DMA controller support
1227 config ISA_DMA
1228         bool
1229         select ISA_DMA_API
1230
1231 # Select ISA DMA interface
1232 config ISA_DMA_API
1233         bool
1234
1235 config PCI
1236         bool "PCI support" if MIGHT_HAVE_PCI
1237         help
1238           Find out whether you have a PCI motherboard. PCI is the name of a
1239           bus system, i.e. the way the CPU talks to the other stuff inside
1240           your box. Other bus systems are ISA, EISA, MicroChannel (MCA) or
1241           VESA. If you have PCI, say Y, otherwise N.
1242
1243 config PCI_DOMAINS
1244         bool "Support for multiple PCI domains"
1245         depends on PCI
1246         help
1247           Enable PCI domains kernel management. Say Y if your machine
1248           has a PCI bus hierarchy that requires more than one PCI
1249           domain (aka segment) to be correctly managed. Say N otherwise.
1250
1251           If you don't know what to do here, say N.
1252
1253 config PCI_DOMAINS_GENERIC
1254         def_bool PCI_DOMAINS
1255
1256 config PCI_NANOENGINE
1257         bool "BSE nanoEngine PCI support"
1258         depends on SA1100_NANOENGINE
1259         help
1260           Enable PCI on the BSE nanoEngine board.
1261
1262 config PCI_SYSCALL
1263         def_bool PCI
1264
1265 config PCI_HOST_ITE8152
1266         bool
1267         depends on PCI && MACH_ARMCORE
1268         default y
1269         select DMABOUNCE
1270
1271 source "drivers/pci/Kconfig"
1272
1273 source "drivers/pcmcia/Kconfig"
1274
1275 endmenu
1276
1277 menu "Kernel Features"
1278
1279 config HAVE_SMP
1280         bool
1281         help
1282           This option should be selected by machines which have an SMP-
1283           capable CPU.
1284
1285           The only effect of this option is to make the SMP-related
1286           options available to the user for configuration.
1287
1288 config SMP
1289         bool "Symmetric Multi-Processing"
1290         depends on CPU_V6K || CPU_V7
1291         depends on GENERIC_CLOCKEVENTS
1292         depends on HAVE_SMP
1293         depends on MMU || ARM_MPU
1294         select IRQ_WORK
1295         help
1296           This enables support for systems with more than one CPU. If you have
1297           a system with only one CPU, say N. If you have a system with more
1298           than one CPU, say Y.
1299
1300           If you say N here, the kernel will run on uni- and multiprocessor
1301           machines, but will use only one CPU of a multiprocessor machine. If
1302           you say Y here, the kernel will run on many, but not all,
1303           uniprocessor machines. On a uniprocessor machine, the kernel
1304           will run faster if you say N here.
1305
1306           See also <file:Documentation/x86/i386/IO-APIC.txt>,
1307           <file:Documentation/lockup-watchdogs.txt> and the SMP-HOWTO available at
1308           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1309
1310           If you don't know what to do here, say N.
1311
1312 config SMP_ON_UP
1313         bool "Allow booting SMP kernel on uniprocessor systems"
1314         depends on SMP && !XIP_KERNEL && MMU
1315         default y
1316         help
1317           SMP kernels contain instructions which fail on non-SMP processors.
1318           Enabling this option allows the kernel to modify itself to make
1319           these instructions safe.  Disabling it allows about 1K of space
1320           savings.
1321
1322           If you don't know what to do here, say Y.
1323
1324 config ARM_CPU_TOPOLOGY
1325         bool "Support cpu topology definition"
1326         depends on SMP && CPU_V7
1327         default y
1328         help
1329           Support ARM cpu topology definition. The MPIDR register defines
1330           affinity between processors which is then used to describe the cpu
1331           topology of an ARM System.
1332
1333 config SCHED_MC
1334         bool "Multi-core scheduler support"
1335         depends on ARM_CPU_TOPOLOGY
1336         help
1337           Multi-core scheduler support improves the CPU scheduler's decision
1338           making when dealing with multi-core CPU chips at a cost of slightly
1339           increased overhead in some places. If unsure say N here.
1340
1341 config SCHED_SMT
1342         bool "SMT scheduler support"
1343         depends on ARM_CPU_TOPOLOGY
1344         help
1345           Improves the CPU scheduler's decision making when dealing with
1346           MultiThreading at a cost of slightly increased overhead in some
1347           places. If unsure say N here.
1348
1349 config HAVE_ARM_SCU
1350         bool
1351         help
1352           This option enables support for the ARM system coherency unit
1353
1354 config HAVE_ARM_ARCH_TIMER
1355         bool "Architected timer support"
1356         depends on CPU_V7
1357         select ARM_ARCH_TIMER
1358         select GENERIC_CLOCKEVENTS
1359         help
1360           This option enables support for the ARM architected timer
1361
1362 config HAVE_ARM_TWD
1363         bool
1364         select TIMER_OF if OF
1365         help
1366           This options enables support for the ARM timer and watchdog unit
1367
1368 config MCPM
1369         bool "Multi-Cluster Power Management"
1370         depends on CPU_V7 && SMP
1371         help
1372           This option provides the common power management infrastructure
1373           for (multi-)cluster based systems, such as big.LITTLE based
1374           systems.
1375
1376 config MCPM_QUAD_CLUSTER
1377         bool
1378         depends on MCPM
1379         help
1380           To avoid wasting resources unnecessarily, MCPM only supports up
1381           to 2 clusters by default.
1382           Platforms with 3 or 4 clusters that use MCPM must select this
1383           option to allow the additional clusters to be managed.
1384
1385 config BIG_LITTLE
1386         bool "big.LITTLE support (Experimental)"
1387         depends on CPU_V7 && SMP
1388         select MCPM
1389         help
1390           This option enables support selections for the big.LITTLE
1391           system architecture.
1392
1393 config BL_SWITCHER
1394         bool "big.LITTLE switcher support"
1395         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1396         select CPU_PM
1397         help
1398           The big.LITTLE "switcher" provides the core functionality to
1399           transparently handle transition between a cluster of A15's
1400           and a cluster of A7's in a big.LITTLE system.
1401
1402 config BL_SWITCHER_DUMMY_IF
1403         tristate "Simple big.LITTLE switcher user interface"
1404         depends on BL_SWITCHER && DEBUG_KERNEL
1405         help
1406           This is a simple and dummy char dev interface to control
1407           the big.LITTLE switcher core code.  It is meant for
1408           debugging purposes only.
1409
1410 choice
1411         prompt "Memory split"
1412         depends on MMU
1413         default VMSPLIT_3G
1414         help
1415           Select the desired split between kernel and user memory.
1416
1417           If you are not absolutely sure what you are doing, leave this
1418           option alone!
1419
1420         config VMSPLIT_3G
1421                 bool "3G/1G user/kernel split"
1422         config VMSPLIT_3G_OPT
1423                 depends on !ARM_LPAE
1424                 bool "3G/1G user/kernel split (for full 1G low memory)"
1425         config VMSPLIT_2G
1426                 bool "2G/2G user/kernel split"
1427         config VMSPLIT_1G
1428                 bool "1G/3G user/kernel split"
1429 endchoice
1430
1431 config PAGE_OFFSET
1432         hex
1433         default PHYS_OFFSET if !MMU
1434         default 0x40000000 if VMSPLIT_1G
1435         default 0x80000000 if VMSPLIT_2G
1436         default 0xB0000000 if VMSPLIT_3G_OPT
1437         default 0xC0000000
1438
1439 config NR_CPUS
1440         int "Maximum number of CPUs (2-32)"
1441         range 2 32
1442         depends on SMP
1443         default "4"
1444
1445 config HOTPLUG_CPU
1446         bool "Support for hot-pluggable CPUs"
1447         depends on SMP
1448         help
1449           Say Y here to experiment with turning CPUs off and on.  CPUs
1450           can be controlled through /sys/devices/system/cpu.
1451
1452 config ARM_PSCI
1453         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1454         depends on HAVE_ARM_SMCCC
1455         select ARM_PSCI_FW
1456         help
1457           Say Y here if you want Linux to communicate with system firmware
1458           implementing the PSCI specification for CPU-centric power
1459           management operations described in ARM document number ARM DEN
1460           0022A ("Power State Coordination Interface System Software on
1461           ARM processors").
1462
1463 # The GPIO number here must be sorted by descending number. In case of
1464 # a multiplatform kernel, we just want the highest value required by the
1465 # selected platforms.
1466 config ARCH_NR_GPIO
1467         int
1468         default 2048 if ARCH_SOCFPGA
1469         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1470                 ARCH_ZYNQ
1471         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1472                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1473         default 416 if ARCH_SUNXI
1474         default 392 if ARCH_U8500
1475         default 352 if ARCH_VT8500
1476         default 288 if ARCH_ROCKCHIP
1477         default 264 if MACH_H4700
1478         default 0
1479         help
1480           Maximum number of GPIOs in the system.
1481
1482           If unsure, leave the default value.
1483
1484 config HZ_FIXED
1485         int
1486         default 200 if ARCH_EBSA110
1487         default 128 if SOC_AT91RM9200
1488         default 0
1489
1490 choice
1491         depends on HZ_FIXED = 0
1492         prompt "Timer frequency"
1493
1494 config HZ_100
1495         bool "100 Hz"
1496
1497 config HZ_200
1498         bool "200 Hz"
1499
1500 config HZ_250
1501         bool "250 Hz"
1502
1503 config HZ_300
1504         bool "300 Hz"
1505
1506 config HZ_500
1507         bool "500 Hz"
1508
1509 config HZ_1000
1510         bool "1000 Hz"
1511
1512 endchoice
1513
1514 config HZ
1515         int
1516         default HZ_FIXED if HZ_FIXED != 0
1517         default 100 if HZ_100
1518         default 200 if HZ_200
1519         default 250 if HZ_250
1520         default 300 if HZ_300
1521         default 500 if HZ_500
1522         default 1000
1523
1524 config SCHED_HRTICK
1525         def_bool HIGH_RES_TIMERS
1526
1527 config THUMB2_KERNEL
1528         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1529         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1530         default y if CPU_THUMBONLY
1531         select ARM_UNWIND
1532         help
1533           By enabling this option, the kernel will be compiled in
1534           Thumb-2 mode.
1535
1536           If unsure, say N.
1537
1538 config THUMB2_AVOID_R_ARM_THM_JUMP11
1539         bool "Work around buggy Thumb-2 short branch relocations in gas"
1540         depends on THUMB2_KERNEL && MODULES
1541         default y
1542         help
1543           Various binutils versions can resolve Thumb-2 branches to
1544           locally-defined, preemptible global symbols as short-range "b.n"
1545           branch instructions.
1546
1547           This is a problem, because there's no guarantee the final
1548           destination of the symbol, or any candidate locations for a
1549           trampoline, are within range of the branch.  For this reason, the
1550           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1551           relocation in modules at all, and it makes little sense to add
1552           support.
1553
1554           The symptom is that the kernel fails with an "unsupported
1555           relocation" error when loading some modules.
1556
1557           Until fixed tools are available, passing
1558           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1559           code which hits this problem, at the cost of a bit of extra runtime
1560           stack usage in some cases.
1561
1562           The problem is described in more detail at:
1563               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1564
1565           Only Thumb-2 kernels are affected.
1566
1567           Unless you are sure your tools don't have this problem, say Y.
1568
1569 config ARM_PATCH_IDIV
1570         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1571         depends on CPU_32v7 && !XIP_KERNEL
1572         default y
1573         help
1574           The ARM compiler inserts calls to __aeabi_idiv() and
1575           __aeabi_uidiv() when it needs to perform division on signed
1576           and unsigned integers. Some v7 CPUs have support for the sdiv
1577           and udiv instructions that can be used to implement those
1578           functions.
1579
1580           Enabling this option allows the kernel to modify itself to
1581           replace the first two instructions of these library functions
1582           with the sdiv or udiv plus "bx lr" instructions when the CPU
1583           it is running on supports them. Typically this will be faster
1584           and less power intensive than running the original library
1585           code to do integer division.
1586
1587 config AEABI
1588         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1589         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1590         help
1591           This option allows for the kernel to be compiled using the latest
1592           ARM ABI (aka EABI).  This is only useful if you are using a user
1593           space environment that is also compiled with EABI.
1594
1595           Since there are major incompatibilities between the legacy ABI and
1596           EABI, especially with regard to structure member alignment, this
1597           option also changes the kernel syscall calling convention to
1598           disambiguate both ABIs and allow for backward compatibility support
1599           (selected with CONFIG_OABI_COMPAT).
1600
1601           To use this you need GCC version 4.0.0 or later.
1602
1603 config OABI_COMPAT
1604         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1605         depends on AEABI && !THUMB2_KERNEL
1606         help
1607           This option preserves the old syscall interface along with the
1608           new (ARM EABI) one. It also provides a compatibility layer to
1609           intercept syscalls that have structure arguments which layout
1610           in memory differs between the legacy ABI and the new ARM EABI
1611           (only for non "thumb" binaries). This option adds a tiny
1612           overhead to all syscalls and produces a slightly larger kernel.
1613
1614           The seccomp filter system will not be available when this is
1615           selected, since there is no way yet to sensibly distinguish
1616           between calling conventions during filtering.
1617
1618           If you know you'll be using only pure EABI user space then you
1619           can say N here. If this option is not selected and you attempt
1620           to execute a legacy ABI binary then the result will be
1621           UNPREDICTABLE (in fact it can be predicted that it won't work
1622           at all). If in doubt say N.
1623
1624 config ARCH_HAS_HOLES_MEMORYMODEL
1625         bool
1626
1627 config ARCH_SPARSEMEM_ENABLE
1628         bool
1629
1630 config ARCH_SPARSEMEM_DEFAULT
1631         def_bool ARCH_SPARSEMEM_ENABLE
1632
1633 config ARCH_SELECT_MEMORY_MODEL
1634         def_bool ARCH_SPARSEMEM_ENABLE
1635
1636 config HAVE_ARCH_PFN_VALID
1637         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1638
1639 config HAVE_GENERIC_GUP
1640         def_bool y
1641         depends on ARM_LPAE
1642
1643 config HIGHMEM
1644         bool "High Memory Support"
1645         depends on MMU
1646         help
1647           The address space of ARM processors is only 4 Gigabytes large
1648           and it has to accommodate user address space, kernel address
1649           space as well as some memory mapped IO. That means that, if you
1650           have a large amount of physical memory and/or IO, not all of the
1651           memory can be "permanently mapped" by the kernel. The physical
1652           memory that is not permanently mapped is called "high memory".
1653
1654           Depending on the selected kernel/user memory split, minimum
1655           vmalloc space and actual amount of RAM, you may not need this
1656           option which should result in a slightly faster kernel.
1657
1658           If unsure, say n.
1659
1660 config HIGHPTE
1661         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1662         depends on HIGHMEM
1663         default y
1664         help
1665           The VM uses one page of physical memory for each page table.
1666           For systems with a lot of processes, this can use a lot of
1667           precious low memory, eventually leading to low memory being
1668           consumed by page tables.  Setting this option will allow
1669           user-space 2nd level page tables to reside in high memory.
1670
1671 config CPU_SW_DOMAIN_PAN
1672         bool "Enable use of CPU domains to implement privileged no-access"
1673         depends on MMU && !ARM_LPAE
1674         default y
1675         help
1676           Increase kernel security by ensuring that normal kernel accesses
1677           are unable to access userspace addresses.  This can help prevent
1678           use-after-free bugs becoming an exploitable privilege escalation
1679           by ensuring that magic values (such as LIST_POISON) will always
1680           fault when dereferenced.
1681
1682           CPUs with low-vector mappings use a best-efforts implementation.
1683           Their lower 1MB needs to remain accessible for the vectors, but
1684           the remainder of userspace will become appropriately inaccessible.
1685
1686 config HW_PERF_EVENTS
1687         def_bool y
1688         depends on ARM_PMU
1689
1690 config SYS_SUPPORTS_HUGETLBFS
1691        def_bool y
1692        depends on ARM_LPAE
1693
1694 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1695        def_bool y
1696        depends on ARM_LPAE
1697
1698 config ARCH_WANT_GENERAL_HUGETLB
1699         def_bool y
1700
1701 config ARM_MODULE_PLTS
1702         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1703         depends on MODULES
1704         default y
1705         help
1706           Allocate PLTs when loading modules so that jumps and calls whose
1707           targets are too far away for their relative offsets to be encoded
1708           in the instructions themselves can be bounced via veneers in the
1709           module's PLT. This allows modules to be allocated in the generic
1710           vmalloc area after the dedicated module memory area has been
1711           exhausted. The modules will use slightly more memory, but after
1712           rounding up to page size, the actual memory footprint is usually
1713           the same.
1714
1715           Disabling this is usually safe for small single-platform
1716           configurations. If unsure, say y.
1717
1718 config FORCE_MAX_ZONEORDER
1719         int "Maximum zone order"
1720         default "12" if SOC_AM33XX
1721         default "9" if SA1111 || ARCH_EFM32
1722         default "11"
1723         help
1724           The kernel memory allocator divides physically contiguous memory
1725           blocks into "zones", where each zone is a power of two number of
1726           pages.  This option selects the largest power of two that the kernel
1727           keeps in the memory allocator.  If you need to allocate very large
1728           blocks of physically contiguous memory, then you may need to
1729           increase this value.
1730
1731           This config option is actually maximum order plus one. For example,
1732           a value of 11 means that the largest free memory block is 2^10 pages.
1733
1734 config ALIGNMENT_TRAP
1735         bool
1736         depends on CPU_CP15_MMU
1737         default y if !ARCH_EBSA110
1738         select HAVE_PROC_CPU if PROC_FS
1739         help
1740           ARM processors cannot fetch/store information which is not
1741           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1742           address divisible by 4. On 32-bit ARM processors, these non-aligned
1743           fetch/store instructions will be emulated in software if you say
1744           here, which has a severe performance impact. This is necessary for
1745           correct operation of some network protocols. With an IP-only
1746           configuration it is safe to say N, otherwise say Y.
1747
1748 config UACCESS_WITH_MEMCPY
1749         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1750         depends on MMU
1751         default y if CPU_FEROCEON
1752         help
1753           Implement faster copy_to_user and clear_user methods for CPU
1754           cores where a 8-word STM instruction give significantly higher
1755           memory write throughput than a sequence of individual 32bit stores.
1756
1757           A possible side effect is a slight increase in scheduling latency
1758           between threads sharing the same address space if they invoke
1759           such copy operations with large buffers.
1760
1761           However, if the CPU data cache is using a write-allocate mode,
1762           this option is unlikely to provide any performance gain.
1763
1764 config SECCOMP
1765         bool
1766         prompt "Enable seccomp to safely compute untrusted bytecode"
1767         ---help---
1768           This kernel feature is useful for number crunching applications
1769           that may need to compute untrusted bytecode during their
1770           execution. By using pipes or other transports made available to
1771           the process as file descriptors supporting the read/write
1772           syscalls, it's possible to isolate those applications in
1773           their own address space using seccomp. Once seccomp is
1774           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1775           and the task is only allowed to execute a few safe syscalls
1776           defined by each seccomp mode.
1777
1778 config PARAVIRT
1779         bool "Enable paravirtualization code"
1780         help
1781           This changes the kernel so it can modify itself when it is run
1782           under a hypervisor, potentially improving performance significantly
1783           over full virtualization.
1784
1785 config PARAVIRT_TIME_ACCOUNTING
1786         bool "Paravirtual steal time accounting"
1787         select PARAVIRT
1788         default n
1789         help
1790           Select this option to enable fine granularity task steal time
1791           accounting. Time spent executing other tasks in parallel with
1792           the current vCPU is discounted from the vCPU power. To account for
1793           that, there can be a small performance impact.
1794
1795           If in doubt, say N here.
1796
1797 config XEN_DOM0
1798         def_bool y
1799         depends on XEN
1800
1801 config XEN
1802         bool "Xen guest support on ARM"
1803         depends on ARM && AEABI && OF
1804         depends on CPU_V7 && !CPU_V6
1805         depends on !GENERIC_ATOMIC64
1806         depends on MMU
1807         select ARCH_DMA_ADDR_T_64BIT
1808         select ARM_PSCI
1809         select SWIOTLB
1810         select SWIOTLB_XEN
1811         select PARAVIRT
1812         help
1813           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1814
1815 endmenu
1816
1817 menu "Boot options"
1818
1819 config USE_OF
1820         bool "Flattened Device Tree support"
1821         select IRQ_DOMAIN
1822         select OF
1823         help
1824           Include support for flattened device tree machine descriptions.
1825
1826 config ATAGS
1827         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1828         default y
1829         help
1830           This is the traditional way of passing data to the kernel at boot
1831           time. If you are solely relying on the flattened device tree (or
1832           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1833           to remove ATAGS support from your kernel binary.  If unsure,
1834           leave this to y.
1835
1836 config DEPRECATED_PARAM_STRUCT
1837         bool "Provide old way to pass kernel parameters"
1838         depends on ATAGS
1839         help
1840           This was deprecated in 2001 and announced to live on for 5 years.
1841           Some old boot loaders still use this way.
1842
1843 # Compressed boot loader in ROM.  Yes, we really want to ask about
1844 # TEXT and BSS so we preserve their values in the config files.
1845 config ZBOOT_ROM_TEXT
1846         hex "Compressed ROM boot loader base address"
1847         default "0"
1848         help
1849           The physical address at which the ROM-able zImage is to be
1850           placed in the target.  Platforms which normally make use of
1851           ROM-able zImage formats normally set this to a suitable
1852           value in their defconfig file.
1853
1854           If ZBOOT_ROM is not enabled, this has no effect.
1855
1856 config ZBOOT_ROM_BSS
1857         hex "Compressed ROM boot loader BSS address"
1858         default "0"
1859         help
1860           The base address of an area of read/write memory in the target
1861           for the ROM-able zImage which must be available while the
1862           decompressor is running. It must be large enough to hold the
1863           entire decompressed kernel plus an additional 128 KiB.
1864           Platforms which normally make use of ROM-able zImage formats
1865           normally set this to a suitable value in their defconfig file.
1866
1867           If ZBOOT_ROM is not enabled, this has no effect.
1868
1869 config ZBOOT_ROM
1870         bool "Compressed boot loader in ROM/flash"
1871         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1872         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1873         help
1874           Say Y here if you intend to execute your compressed kernel image
1875           (zImage) directly from ROM or flash.  If unsure, say N.
1876
1877 config ARM_APPENDED_DTB
1878         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1879         depends on OF
1880         help
1881           With this option, the boot code will look for a device tree binary
1882           (DTB) appended to zImage
1883           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1884
1885           This is meant as a backward compatibility convenience for those
1886           systems with a bootloader that can't be upgraded to accommodate
1887           the documented boot protocol using a device tree.
1888
1889           Beware that there is very little in terms of protection against
1890           this option being confused by leftover garbage in memory that might
1891           look like a DTB header after a reboot if no actual DTB is appended
1892           to zImage.  Do not leave this option active in a production kernel
1893           if you don't intend to always append a DTB.  Proper passing of the
1894           location into r2 of a bootloader provided DTB is always preferable
1895           to this option.
1896
1897 config ARM_ATAG_DTB_COMPAT
1898         bool "Supplement the appended DTB with traditional ATAG information"
1899         depends on ARM_APPENDED_DTB
1900         help
1901           Some old bootloaders can't be updated to a DTB capable one, yet
1902           they provide ATAGs with memory configuration, the ramdisk address,
1903           the kernel cmdline string, etc.  Such information is dynamically
1904           provided by the bootloader and can't always be stored in a static
1905           DTB.  To allow a device tree enabled kernel to be used with such
1906           bootloaders, this option allows zImage to extract the information
1907           from the ATAG list and store it at run time into the appended DTB.
1908
1909 choice
1910         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1911         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1912
1913 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1914         bool "Use bootloader kernel arguments if available"
1915         help
1916           Uses the command-line options passed by the boot loader instead of
1917           the device tree bootargs property. If the boot loader doesn't provide
1918           any, the device tree bootargs property will be used.
1919
1920 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1921         bool "Extend with bootloader kernel arguments"
1922         help
1923           The command-line arguments provided by the boot loader will be
1924           appended to the the device tree bootargs property.
1925
1926 endchoice
1927
1928 config CMDLINE
1929         string "Default kernel command string"
1930         default ""
1931         help
1932           On some architectures (EBSA110 and CATS), there is currently no way
1933           for the boot loader to pass arguments to the kernel. For these
1934           architectures, you should supply some command-line options at build
1935           time by entering them here. As a minimum, you should specify the
1936           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1937
1938 choice
1939         prompt "Kernel command line type" if CMDLINE != ""
1940         default CMDLINE_FROM_BOOTLOADER
1941         depends on ATAGS
1942
1943 config CMDLINE_FROM_BOOTLOADER
1944         bool "Use bootloader kernel arguments if available"
1945         help
1946           Uses the command-line options passed by the boot loader. If
1947           the boot loader doesn't provide any, the default kernel command
1948           string provided in CMDLINE will be used.
1949
1950 config CMDLINE_EXTEND
1951         bool "Extend bootloader kernel arguments"
1952         help
1953           The command-line arguments provided by the boot loader will be
1954           appended to the default kernel command string.
1955
1956 config CMDLINE_FORCE
1957         bool "Always use the default kernel command string"
1958         help
1959           Always use the default kernel command string, even if the boot
1960           loader passes other arguments to the kernel.
1961           This is useful if you cannot or don't want to change the
1962           command-line options your boot loader passes to the kernel.
1963 endchoice
1964
1965 config XIP_KERNEL
1966         bool "Kernel Execute-In-Place from ROM"
1967         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1968         help
1969           Execute-In-Place allows the kernel to run from non-volatile storage
1970           directly addressable by the CPU, such as NOR flash. This saves RAM
1971           space since the text section of the kernel is not loaded from flash
1972           to RAM.  Read-write sections, such as the data section and stack,
1973           are still copied to RAM.  The XIP kernel is not compressed since
1974           it has to run directly from flash, so it will take more space to
1975           store it.  The flash address used to link the kernel object files,
1976           and for storing it, is configuration dependent. Therefore, if you
1977           say Y here, you must know the proper physical address where to
1978           store the kernel image depending on your own flash memory usage.
1979
1980           Also note that the make target becomes "make xipImage" rather than
1981           "make zImage" or "make Image".  The final kernel binary to put in
1982           ROM memory will be arch/arm/boot/xipImage.
1983
1984           If unsure, say N.
1985
1986 config XIP_PHYS_ADDR
1987         hex "XIP Kernel Physical Location"
1988         depends on XIP_KERNEL
1989         default "0x00080000"
1990         help
1991           This is the physical address in your flash memory the kernel will
1992           be linked for and stored to.  This address is dependent on your
1993           own flash usage.
1994
1995 config XIP_DEFLATED_DATA
1996         bool "Store kernel .data section compressed in ROM"
1997         depends on XIP_KERNEL
1998         select ZLIB_INFLATE
1999         help
2000           Before the kernel is actually executed, its .data section has to be
2001           copied to RAM from ROM. This option allows for storing that data
2002           in compressed form and decompressed to RAM rather than merely being
2003           copied, saving some precious ROM space. A possible drawback is a
2004           slightly longer boot delay.
2005
2006 config KEXEC
2007         bool "Kexec system call (EXPERIMENTAL)"
2008         depends on (!SMP || PM_SLEEP_SMP)
2009         depends on !CPU_V7M
2010         select KEXEC_CORE
2011         help
2012           kexec is a system call that implements the ability to shutdown your
2013           current kernel, and to start another kernel.  It is like a reboot
2014           but it is independent of the system firmware.   And like a reboot
2015           you can start any kernel with it, not just Linux.
2016
2017           It is an ongoing process to be certain the hardware in a machine
2018           is properly shutdown, so do not be surprised if this code does not
2019           initially work for you.
2020
2021 config ATAGS_PROC
2022         bool "Export atags in procfs"
2023         depends on ATAGS && KEXEC
2024         default y
2025         help
2026           Should the atags used to boot the kernel be exported in an "atags"
2027           file in procfs. Useful with kexec.
2028
2029 config CRASH_DUMP
2030         bool "Build kdump crash kernel (EXPERIMENTAL)"
2031         help
2032           Generate crash dump after being started by kexec. This should
2033           be normally only set in special crash dump kernels which are
2034           loaded in the main kernel with kexec-tools into a specially
2035           reserved region and then later executed after a crash by
2036           kdump/kexec. The crash dump kernel must be compiled to a
2037           memory address not used by the main kernel
2038
2039           For more details see Documentation/kdump/kdump.txt
2040
2041 config AUTO_ZRELADDR
2042         bool "Auto calculation of the decompressed kernel image address"
2043         help
2044           ZRELADDR is the physical address where the decompressed kernel
2045           image will be placed. If AUTO_ZRELADDR is selected, the address
2046           will be determined at run-time by masking the current IP with
2047           0xf8000000. This assumes the zImage being placed in the first 128MB
2048           from start of memory.
2049
2050 config EFI_STUB
2051         bool
2052
2053 config EFI
2054         bool "UEFI runtime support"
2055         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2056         select UCS2_STRING
2057         select EFI_PARAMS_FROM_FDT
2058         select EFI_STUB
2059         select EFI_ARMSTUB
2060         select EFI_RUNTIME_WRAPPERS
2061         ---help---
2062           This option provides support for runtime services provided
2063           by UEFI firmware (such as non-volatile variables, realtime
2064           clock, and platform reset). A UEFI stub is also provided to
2065           allow the kernel to be booted as an EFI application. This
2066           is only useful for kernels that may run on systems that have
2067           UEFI firmware.
2068
2069 config DMI
2070         bool "Enable support for SMBIOS (DMI) tables"
2071         depends on EFI
2072         default y
2073         help
2074           This enables SMBIOS/DMI feature for systems.
2075
2076           This option is only useful on systems that have UEFI firmware.
2077           However, even with this option, the resultant kernel should
2078           continue to boot on existing non-UEFI platforms.
2079
2080           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2081           i.e., the the practice of identifying the platform via DMI to
2082           decide whether certain workarounds for buggy hardware and/or
2083           firmware need to be enabled. This would require the DMI subsystem
2084           to be enabled much earlier than we do on ARM, which is non-trivial.
2085
2086 endmenu
2087
2088 menu "CPU Power Management"
2089
2090 source "drivers/cpufreq/Kconfig"
2091
2092 source "drivers/cpuidle/Kconfig"
2093
2094 endmenu
2095
2096 menu "Floating point emulation"
2097
2098 comment "At least one emulation must be selected"
2099
2100 config FPE_NWFPE
2101         bool "NWFPE math emulation"
2102         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2103         ---help---
2104           Say Y to include the NWFPE floating point emulator in the kernel.
2105           This is necessary to run most binaries. Linux does not currently
2106           support floating point hardware so you need to say Y here even if
2107           your machine has an FPA or floating point co-processor podule.
2108
2109           You may say N here if you are going to load the Acorn FPEmulator
2110           early in the bootup.
2111
2112 config FPE_NWFPE_XP
2113         bool "Support extended precision"
2114         depends on FPE_NWFPE
2115         help
2116           Say Y to include 80-bit support in the kernel floating-point
2117           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2118           Note that gcc does not generate 80-bit operations by default,
2119           so in most cases this option only enlarges the size of the
2120           floating point emulator without any good reason.
2121
2122           You almost surely want to say N here.
2123
2124 config FPE_FASTFPE
2125         bool "FastFPE math emulation (EXPERIMENTAL)"
2126         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2127         ---help---
2128           Say Y here to include the FAST floating point emulator in the kernel.
2129           This is an experimental much faster emulator which now also has full
2130           precision for the mantissa.  It does not support any exceptions.
2131           It is very simple, and approximately 3-6 times faster than NWFPE.
2132
2133           It should be sufficient for most programs.  It may be not suitable
2134           for scientific calculations, but you have to check this for yourself.
2135           If you do not feel you need a faster FP emulation you should better
2136           choose NWFPE.
2137
2138 config VFP
2139         bool "VFP-format floating point maths"
2140         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2141         help
2142           Say Y to include VFP support code in the kernel. This is needed
2143           if your hardware includes a VFP unit.
2144
2145           Please see <file:Documentation/arm/VFP/release-notes.txt> for
2146           release notes and additional status information.
2147
2148           Say N if your target does not have VFP hardware.
2149
2150 config VFPv3
2151         bool
2152         depends on VFP
2153         default y if CPU_V7
2154
2155 config NEON
2156         bool "Advanced SIMD (NEON) Extension support"
2157         depends on VFPv3 && CPU_V7
2158         help
2159           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2160           Extension.
2161
2162 config KERNEL_MODE_NEON
2163         bool "Support for NEON in kernel mode"
2164         depends on NEON && AEABI
2165         help
2166           Say Y to include support for NEON in kernel mode.
2167
2168 endmenu
2169
2170 menu "Power management options"
2171
2172 source "kernel/power/Kconfig"
2173
2174 config ARCH_SUSPEND_POSSIBLE
2175         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2176                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2177         def_bool y
2178
2179 config ARM_CPU_SUSPEND
2180         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2181         depends on ARCH_SUSPEND_POSSIBLE
2182
2183 config ARCH_HIBERNATION_POSSIBLE
2184         bool
2185         depends on MMU
2186         default y if ARCH_SUSPEND_POSSIBLE
2187
2188 endmenu
2189
2190 source "drivers/firmware/Kconfig"
2191
2192 if CRYPTO
2193 source "arch/arm/crypto/Kconfig"
2194 endif
2195
2196 source "arch/arm/kvm/Kconfig"