ARM: remove Intel iop33x and iop13xx support
[muen/linux.git] / arch / arm / Kconfig
1 # SPDX-License-Identifier: GPL-2.0
2 config ARM
3         bool
4         default y
5         select ARCH_32BIT_OFF_T
6         select ARCH_CLOCKSOURCE_DATA
7         select ARCH_HAS_BINFMT_FLAT
8         select ARCH_HAS_DEBUG_VIRTUAL if MMU
9         select ARCH_HAS_DEVMEM_IS_ALLOWED
10         select ARCH_HAS_ELF_RANDOMIZE
11         select ARCH_HAS_FORTIFY_SOURCE
12         select ARCH_HAS_KEEPINITRD
13         select ARCH_HAS_KCOV
14         select ARCH_HAS_MEMBARRIER_SYNC_CORE
15         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
16         select ARCH_HAS_PHYS_TO_DMA
17         select ARCH_HAS_SETUP_DMA_OPS
18         select ARCH_HAS_SET_MEMORY
19         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
20         select ARCH_HAS_STRICT_MODULE_RWX if MMU
21         select ARCH_HAS_TEARDOWN_DMA_OPS if MMU
22         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
23         select ARCH_HAVE_CUSTOM_GPIO_H
24         select ARCH_HAS_GCOV_PROFILE_ALL
25         select ARCH_KEEP_MEMBLOCK if HAVE_ARCH_PFN_VALID || KEXEC
26         select ARCH_MIGHT_HAVE_PC_PARPORT
27         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
28         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
29         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
30         select ARCH_SUPPORTS_ATOMIC_RMW
31         select ARCH_USE_BUILTIN_BSWAP
32         select ARCH_USE_CMPXCHG_LOCKREF
33         select ARCH_WANT_IPC_PARSE_VERSION
34         select BINFMT_FLAT_ARGVP_ENVP_ON_STACK
35         select BUILDTIME_EXTABLE_SORT if MMU
36         select CLONE_BACKWARDS
37         select CPU_PM if SUSPEND || CPU_IDLE
38         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
39         select DMA_DECLARE_COHERENT
40         select DMA_REMAP if MMU
41         select EDAC_SUPPORT
42         select EDAC_ATOMIC_SCRUB
43         select GENERIC_ALLOCATOR
44         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
45         select GENERIC_ATOMIC64 if CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI
46         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
47         select GENERIC_CPU_AUTOPROBE
48         select GENERIC_EARLY_IOREMAP
49         select GENERIC_IDLE_POLL_SETUP
50         select GENERIC_IRQ_PROBE
51         select GENERIC_IRQ_SHOW
52         select GENERIC_IRQ_SHOW_LEVEL
53         select GENERIC_PCI_IOMAP
54         select GENERIC_SCHED_CLOCK
55         select GENERIC_SMP_IDLE_THREAD
56         select GENERIC_STRNCPY_FROM_USER
57         select GENERIC_STRNLEN_USER
58         select HANDLE_DOMAIN_IRQ
59         select HARDIRQS_SW_RESEND
60         select HAVE_ARCH_AUDITSYSCALL if AEABI && !OABI_COMPAT
61         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
62         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
63         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
64         select HAVE_ARCH_MMAP_RND_BITS if MMU
65         select HAVE_ARCH_SECCOMP_FILTER if AEABI && !OABI_COMPAT
66         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
67         select HAVE_ARCH_TRACEHOOK
68         select HAVE_ARM_SMCCC if CPU_V7
69         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
70         select HAVE_CONTEXT_TRACKING
71         select HAVE_C_RECORDMCOUNT
72         select HAVE_DEBUG_KMEMLEAK
73         select HAVE_DMA_CONTIGUOUS if MMU
74         select HAVE_DYNAMIC_FTRACE if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
75         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
76         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
77         select HAVE_EXIT_THREAD
78         select HAVE_FAST_GUP if ARM_LPAE
79         select HAVE_FTRACE_MCOUNT_RECORD if !XIP_KERNEL
80         select HAVE_FUNCTION_GRAPH_TRACER if !THUMB2_KERNEL && !CC_IS_CLANG
81         select HAVE_FUNCTION_TRACER if !XIP_KERNEL
82         select HAVE_GCC_PLUGINS
83         select HAVE_HW_BREAKPOINT if PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7)
84         select HAVE_IDE if PCI || ISA || PCMCIA
85         select HAVE_IRQ_TIME_ACCOUNTING
86         select HAVE_KERNEL_GZIP
87         select HAVE_KERNEL_LZ4
88         select HAVE_KERNEL_LZMA
89         select HAVE_KERNEL_LZO
90         select HAVE_KERNEL_XZ
91         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
92         select HAVE_KRETPROBES if HAVE_KPROBES
93         select HAVE_MOD_ARCH_SPECIFIC
94         select HAVE_NMI
95         select HAVE_OPROFILE if HAVE_PERF_EVENTS
96         select HAVE_OPTPROBES if !THUMB2_KERNEL
97         select HAVE_PERF_EVENTS
98         select HAVE_PERF_REGS
99         select HAVE_PERF_USER_STACK_DUMP
100         select HAVE_RCU_TABLE_FREE if SMP && ARM_LPAE
101         select HAVE_REGS_AND_STACK_ACCESS_API
102         select HAVE_RSEQ
103         select HAVE_STACKPROTECTOR
104         select HAVE_SYSCALL_TRACEPOINTS
105         select HAVE_UID16
106         select HAVE_VIRT_CPU_ACCOUNTING_GEN
107         select IRQ_FORCED_THREADING
108         select MODULES_USE_ELF_REL
109         select NEED_DMA_MAP_STATE
110         select OF_EARLY_FLATTREE if OF
111         select OLD_SIGACTION
112         select OLD_SIGSUSPEND3
113         select PCI_SYSCALL if PCI
114         select PERF_USE_VMALLOC
115         select REFCOUNT_FULL
116         select RTC_LIB
117         select SYS_SUPPORTS_APM_EMULATION
118         # Above selects are sorted alphabetically; please add new ones
119         # according to that.  Thanks.
120         help
121           The ARM series is a line of low-power-consumption RISC chip designs
122           licensed by ARM Ltd and targeted at embedded applications and
123           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
124           manufactured, but legacy ARM-based PC hardware remains popular in
125           Europe.  There is an ARM Linux project with a web page at
126           <http://www.arm.linux.org.uk/>.
127
128 config ARM_HAS_SG_CHAIN
129         bool
130
131 config ARM_DMA_USE_IOMMU
132         bool
133         select ARM_HAS_SG_CHAIN
134         select NEED_SG_DMA_LENGTH
135
136 if ARM_DMA_USE_IOMMU
137
138 config ARM_DMA_IOMMU_ALIGNMENT
139         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
140         range 4 9
141         default 8
142         help
143           DMA mapping framework by default aligns all buffers to the smallest
144           PAGE_SIZE order which is greater than or equal to the requested buffer
145           size. This works well for buffers up to a few hundreds kilobytes, but
146           for larger buffers it just a waste of address space. Drivers which has
147           relatively small addressing window (like 64Mib) might run out of
148           virtual space with just a few allocations.
149
150           With this parameter you can specify the maximum PAGE_SIZE order for
151           DMA IOMMU buffers. Larger buffers will be aligned only to this
152           specified order. The order is expressed as a power of two multiplied
153           by the PAGE_SIZE.
154
155 endif
156
157 config SYS_SUPPORTS_APM_EMULATION
158         bool
159
160 config HAVE_TCM
161         bool
162         select GENERIC_ALLOCATOR
163
164 config HAVE_PROC_CPU
165         bool
166
167 config NO_IOPORT_MAP
168         bool
169
170 config SBUS
171         bool
172
173 config STACKTRACE_SUPPORT
174         bool
175         default y
176
177 config LOCKDEP_SUPPORT
178         bool
179         default y
180
181 config TRACE_IRQFLAGS_SUPPORT
182         bool
183         default !CPU_V7M
184
185 config ARCH_HAS_ILOG2_U32
186         bool
187
188 config ARCH_HAS_ILOG2_U64
189         bool
190
191 config ARCH_HAS_BANDGAP
192         bool
193
194 config FIX_EARLYCON_MEM
195         def_bool y if MMU
196
197 config GENERIC_HWEIGHT
198         bool
199         default y
200
201 config GENERIC_CALIBRATE_DELAY
202         bool
203         default y
204
205 config ARCH_MAY_HAVE_PC_FDC
206         bool
207
208 config ZONE_DMA
209         bool
210
211 config ARCH_SUPPORTS_UPROBES
212         def_bool y
213
214 config ARCH_HAS_DMA_SET_COHERENT_MASK
215         bool
216
217 config GENERIC_ISA_DMA
218         bool
219
220 config FIQ
221         bool
222
223 config NEED_RET_TO_USER
224         bool
225
226 config ARCH_MTD_XIP
227         bool
228
229 config ARM_PATCH_PHYS_VIRT
230         bool "Patch physical to virtual translations at runtime" if EMBEDDED
231         default y
232         depends on !XIP_KERNEL && MMU
233         help
234           Patch phys-to-virt and virt-to-phys translation functions at
235           boot and module load time according to the position of the
236           kernel in system memory.
237
238           This can only be used with non-XIP MMU kernels where the base
239           of physical memory is at a 16MB boundary.
240
241           Only disable this option if you know that you do not require
242           this feature (eg, building a kernel for a single machine) and
243           you need to shrink the kernel to the minimal size.
244
245 config NEED_MACH_IO_H
246         bool
247         help
248           Select this when mach/io.h is required to provide special
249           definitions for this platform.  The need for mach/io.h should
250           be avoided when possible.
251
252 config NEED_MACH_MEMORY_H
253         bool
254         help
255           Select this when mach/memory.h is required to provide special
256           definitions for this platform.  The need for mach/memory.h should
257           be avoided when possible.
258
259 config PHYS_OFFSET
260         hex "Physical address of main memory" if MMU
261         depends on !ARM_PATCH_PHYS_VIRT
262         default DRAM_BASE if !MMU
263         default 0x00000000 if ARCH_EBSA110 || \
264                         ARCH_FOOTBRIDGE || \
265                         ARCH_INTEGRATOR || \
266                         ARCH_REALVIEW
267         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
268         default 0x20000000 if ARCH_S5PV210
269         default 0xc0000000 if ARCH_SA1100
270         help
271           Please provide the physical address corresponding to the
272           location of main memory in your system.
273
274 config GENERIC_BUG
275         def_bool y
276         depends on BUG
277
278 config PGTABLE_LEVELS
279         int
280         default 3 if ARM_LPAE
281         default 2
282
283 menu "System Type"
284
285 config MMU
286         bool "MMU-based Paged Memory Management Support"
287         default y
288         help
289           Select if you want MMU-based virtualised addressing space
290           support by paged memory management. If unsure, say 'Y'.
291
292 config ARCH_MMAP_RND_BITS_MIN
293         default 8
294
295 config ARCH_MMAP_RND_BITS_MAX
296         default 14 if PAGE_OFFSET=0x40000000
297         default 15 if PAGE_OFFSET=0x80000000
298         default 16
299
300 #
301 # The "ARM system type" choice list is ordered alphabetically by option
302 # text.  Please add new entries in the option alphabetic order.
303 #
304 choice
305         prompt "ARM system type"
306         default ARM_SINGLE_ARMV7M if !MMU
307         default ARCH_MULTIPLATFORM if MMU
308
309 config ARCH_MULTIPLATFORM
310         bool "Allow multiple platforms to be selected"
311         depends on MMU
312         select ARM_HAS_SG_CHAIN
313         select ARM_PATCH_PHYS_VIRT
314         select AUTO_ZRELADDR
315         select TIMER_OF
316         select COMMON_CLK
317         select GENERIC_CLOCKEVENTS
318         select GENERIC_IRQ_MULTI_HANDLER
319         select HAVE_PCI
320         select PCI_DOMAINS_GENERIC if PCI
321         select SPARSE_IRQ
322         select USE_OF
323
324 config ARM_SINGLE_ARMV7M
325         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
326         depends on !MMU
327         select ARM_NVIC
328         select AUTO_ZRELADDR
329         select TIMER_OF
330         select COMMON_CLK
331         select CPU_V7M
332         select GENERIC_CLOCKEVENTS
333         select NO_IOPORT_MAP
334         select SPARSE_IRQ
335         select USE_OF
336
337 config ARCH_EBSA110
338         bool "EBSA-110"
339         select ARCH_USES_GETTIMEOFFSET
340         select CPU_SA110
341         select ISA
342         select NEED_MACH_IO_H
343         select NEED_MACH_MEMORY_H
344         select NO_IOPORT_MAP
345         help
346           This is an evaluation board for the StrongARM processor available
347           from Digital. It has limited hardware on-board, including an
348           Ethernet interface, two PCMCIA sockets, two serial ports and a
349           parallel port.
350
351 config ARCH_EP93XX
352         bool "EP93xx-based"
353         select ARCH_SPARSEMEM_ENABLE
354         select ARM_AMBA
355         imply ARM_PATCH_PHYS_VIRT
356         select ARM_VIC
357         select AUTO_ZRELADDR
358         select CLKDEV_LOOKUP
359         select CLKSRC_MMIO
360         select CPU_ARM920T
361         select GENERIC_CLOCKEVENTS
362         select GPIOLIB
363         help
364           This enables support for the Cirrus EP93xx series of CPUs.
365
366 config ARCH_FOOTBRIDGE
367         bool "FootBridge"
368         select CPU_SA110
369         select FOOTBRIDGE
370         select GENERIC_CLOCKEVENTS
371         select HAVE_IDE
372         select NEED_MACH_IO_H if !MMU
373         select NEED_MACH_MEMORY_H
374         help
375           Support for systems based on the DC21285 companion chip
376           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
377
378 config ARCH_IOP32X
379         bool "IOP32x-based"
380         depends on MMU
381         select CPU_XSCALE
382         select GPIO_IOP
383         select GPIOLIB
384         select NEED_RET_TO_USER
385         select FORCE_PCI
386         select PLAT_IOP
387         help
388           Support for Intel's 80219 and IOP32X (XScale) family of
389           processors.
390
391 config ARCH_IXP4XX
392         bool "IXP4xx-based"
393         depends on MMU
394         select ARCH_HAS_DMA_SET_COHERENT_MASK
395         select ARCH_SUPPORTS_BIG_ENDIAN
396         select CPU_XSCALE
397         select DMABOUNCE if PCI
398         select GENERIC_CLOCKEVENTS
399         select GENERIC_IRQ_MULTI_HANDLER
400         select GPIO_IXP4XX
401         select GPIOLIB
402         select HAVE_PCI
403         select IXP4XX_IRQ
404         select IXP4XX_TIMER
405         select NEED_MACH_IO_H
406         select USB_EHCI_BIG_ENDIAN_DESC
407         select USB_EHCI_BIG_ENDIAN_MMIO
408         help
409           Support for Intel's IXP4XX (XScale) family of processors.
410
411 config ARCH_DOVE
412         bool "Marvell Dove"
413         select CPU_PJ4
414         select GENERIC_CLOCKEVENTS
415         select GENERIC_IRQ_MULTI_HANDLER
416         select GPIOLIB
417         select HAVE_PCI
418         select MVEBU_MBUS
419         select PINCTRL
420         select PINCTRL_DOVE
421         select PLAT_ORION_LEGACY
422         select SPARSE_IRQ
423         select PM_GENERIC_DOMAINS if PM
424         help
425           Support for the Marvell Dove SoC 88AP510
426
427 config ARCH_LPC32XX
428         bool "NXP LPC32XX"
429         select ARM_AMBA
430         select CLKDEV_LOOKUP
431         select CLKSRC_LPC32XX
432         select COMMON_CLK
433         select CPU_ARM926T
434         select GENERIC_CLOCKEVENTS
435         select GENERIC_IRQ_MULTI_HANDLER
436         select GPIOLIB
437         select SPARSE_IRQ
438         select USE_OF
439         help
440           Support for the NXP LPC32XX family of processors
441
442 config ARCH_PXA
443         bool "PXA2xx/PXA3xx-based"
444         depends on MMU
445         select ARCH_MTD_XIP
446         select ARM_CPU_SUSPEND if PM
447         select AUTO_ZRELADDR
448         select COMMON_CLK
449         select CLKDEV_LOOKUP
450         select CLKSRC_PXA
451         select CLKSRC_MMIO
452         select TIMER_OF
453         select CPU_XSCALE if !CPU_XSC3
454         select GENERIC_CLOCKEVENTS
455         select GENERIC_IRQ_MULTI_HANDLER
456         select GPIO_PXA
457         select GPIOLIB
458         select HAVE_IDE
459         select IRQ_DOMAIN
460         select PLAT_PXA
461         select SPARSE_IRQ
462         help
463           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
464
465 config ARCH_RPC
466         bool "RiscPC"
467         depends on MMU
468         select ARCH_ACORN
469         select ARCH_MAY_HAVE_PC_FDC
470         select ARCH_SPARSEMEM_ENABLE
471         select ARM_HAS_SG_CHAIN
472         select CPU_SA110
473         select FIQ
474         select HAVE_IDE
475         select HAVE_PATA_PLATFORM
476         select ISA_DMA_API
477         select NEED_MACH_IO_H
478         select NEED_MACH_MEMORY_H
479         select NO_IOPORT_MAP
480         help
481           On the Acorn Risc-PC, Linux can support the internal IDE disk and
482           CD-ROM interface, serial and parallel port, and the floppy drive.
483
484 config ARCH_SA1100
485         bool "SA1100-based"
486         select ARCH_MTD_XIP
487         select ARCH_SPARSEMEM_ENABLE
488         select CLKDEV_LOOKUP
489         select CLKSRC_MMIO
490         select CLKSRC_PXA
491         select TIMER_OF if OF
492         select COMMON_CLK
493         select CPU_FREQ
494         select CPU_SA1100
495         select GENERIC_CLOCKEVENTS
496         select GENERIC_IRQ_MULTI_HANDLER
497         select GPIOLIB
498         select HAVE_IDE
499         select IRQ_DOMAIN
500         select ISA
501         select NEED_MACH_MEMORY_H
502         select SPARSE_IRQ
503         help
504           Support for StrongARM 11x0 based boards.
505
506 config ARCH_S3C24XX
507         bool "Samsung S3C24XX SoCs"
508         select ATAGS
509         select CLKDEV_LOOKUP
510         select CLKSRC_SAMSUNG_PWM
511         select GENERIC_CLOCKEVENTS
512         select GPIO_SAMSUNG
513         select GPIOLIB
514         select GENERIC_IRQ_MULTI_HANDLER
515         select HAVE_S3C2410_I2C if I2C
516         select HAVE_S3C2410_WATCHDOG if WATCHDOG
517         select HAVE_S3C_RTC if RTC_CLASS
518         select NEED_MACH_IO_H
519         select SAMSUNG_ATAGS
520         select USE_OF
521         help
522           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
523           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
524           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
525           Samsung SMDK2410 development board (and derivatives).
526
527 config ARCH_DAVINCI
528         bool "TI DaVinci"
529         select ARCH_HAS_HOLES_MEMORYMODEL
530         select COMMON_CLK
531         select CPU_ARM926T
532         select GENERIC_ALLOCATOR
533         select GENERIC_CLOCKEVENTS
534         select GENERIC_IRQ_CHIP
535         select GENERIC_IRQ_MULTI_HANDLER
536         select GPIOLIB
537         select HAVE_IDE
538         select PM_GENERIC_DOMAINS if PM
539         select PM_GENERIC_DOMAINS_OF if PM && OF
540         select REGMAP_MMIO
541         select RESET_CONTROLLER
542         select SPARSE_IRQ
543         select USE_OF
544         select ZONE_DMA
545         help
546           Support for TI's DaVinci platform.
547
548 config ARCH_OMAP1
549         bool "TI OMAP1"
550         depends on MMU
551         select ARCH_HAS_HOLES_MEMORYMODEL
552         select ARCH_OMAP
553         select CLKDEV_LOOKUP
554         select CLKSRC_MMIO
555         select GENERIC_CLOCKEVENTS
556         select GENERIC_IRQ_CHIP
557         select GENERIC_IRQ_MULTI_HANDLER
558         select GPIOLIB
559         select HAVE_IDE
560         select IRQ_DOMAIN
561         select NEED_MACH_IO_H if PCCARD
562         select NEED_MACH_MEMORY_H
563         select SPARSE_IRQ
564         help
565           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
566
567 endchoice
568
569 menu "Multiple platform selection"
570         depends on ARCH_MULTIPLATFORM
571
572 comment "CPU Core family selection"
573
574 config ARCH_MULTI_V4
575         bool "ARMv4 based platforms (FA526)"
576         depends on !ARCH_MULTI_V6_V7
577         select ARCH_MULTI_V4_V5
578         select CPU_FA526
579
580 config ARCH_MULTI_V4T
581         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
582         depends on !ARCH_MULTI_V6_V7
583         select ARCH_MULTI_V4_V5
584         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
585                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
586                 CPU_ARM925T || CPU_ARM940T)
587
588 config ARCH_MULTI_V5
589         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
590         depends on !ARCH_MULTI_V6_V7
591         select ARCH_MULTI_V4_V5
592         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
593                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
594                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
595
596 config ARCH_MULTI_V4_V5
597         bool
598
599 config ARCH_MULTI_V6
600         bool "ARMv6 based platforms (ARM11)"
601         select ARCH_MULTI_V6_V7
602         select CPU_V6K
603
604 config ARCH_MULTI_V7
605         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
606         default y
607         select ARCH_MULTI_V6_V7
608         select CPU_V7
609         select HAVE_SMP
610
611 config ARCH_MULTI_V6_V7
612         bool
613         select MIGHT_HAVE_CACHE_L2X0
614
615 config ARCH_MULTI_CPU_AUTO
616         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
617         select ARCH_MULTI_V5
618
619 endmenu
620
621 config ARCH_VIRT
622         bool "Dummy Virtual Machine"
623         depends on ARCH_MULTI_V7
624         select ARM_AMBA
625         select ARM_GIC
626         select ARM_GIC_V2M if PCI
627         select ARM_GIC_V3
628         select ARM_GIC_V3_ITS if PCI
629         select ARM_PSCI
630         select HAVE_ARM_ARCH_TIMER
631         select ARCH_SUPPORTS_BIG_ENDIAN
632
633 #
634 # This is sorted alphabetically by mach-* pathname.  However, plat-*
635 # Kconfigs may be included either alphabetically (according to the
636 # plat- suffix) or along side the corresponding mach-* source.
637 #
638 source "arch/arm/mach-actions/Kconfig"
639
640 source "arch/arm/mach-alpine/Kconfig"
641
642 source "arch/arm/mach-artpec/Kconfig"
643
644 source "arch/arm/mach-asm9260/Kconfig"
645
646 source "arch/arm/mach-aspeed/Kconfig"
647
648 source "arch/arm/mach-at91/Kconfig"
649
650 source "arch/arm/mach-axxia/Kconfig"
651
652 source "arch/arm/mach-bcm/Kconfig"
653
654 source "arch/arm/mach-berlin/Kconfig"
655
656 source "arch/arm/mach-clps711x/Kconfig"
657
658 source "arch/arm/mach-cns3xxx/Kconfig"
659
660 source "arch/arm/mach-davinci/Kconfig"
661
662 source "arch/arm/mach-digicolor/Kconfig"
663
664 source "arch/arm/mach-dove/Kconfig"
665
666 source "arch/arm/mach-ep93xx/Kconfig"
667
668 source "arch/arm/mach-exynos/Kconfig"
669 source "arch/arm/plat-samsung/Kconfig"
670
671 source "arch/arm/mach-footbridge/Kconfig"
672
673 source "arch/arm/mach-gemini/Kconfig"
674
675 source "arch/arm/mach-highbank/Kconfig"
676
677 source "arch/arm/mach-hisi/Kconfig"
678
679 source "arch/arm/mach-imx/Kconfig"
680
681 source "arch/arm/mach-integrator/Kconfig"
682
683 source "arch/arm/mach-iop32x/Kconfig"
684
685 source "arch/arm/mach-ixp4xx/Kconfig"
686
687 source "arch/arm/mach-keystone/Kconfig"
688
689 source "arch/arm/mach-mediatek/Kconfig"
690
691 source "arch/arm/mach-meson/Kconfig"
692
693 source "arch/arm/mach-milbeaut/Kconfig"
694
695 source "arch/arm/mach-mmp/Kconfig"
696
697 source "arch/arm/mach-moxart/Kconfig"
698
699 source "arch/arm/mach-mv78xx0/Kconfig"
700
701 source "arch/arm/mach-mvebu/Kconfig"
702
703 source "arch/arm/mach-mxs/Kconfig"
704
705 source "arch/arm/mach-nomadik/Kconfig"
706
707 source "arch/arm/mach-npcm/Kconfig"
708
709 source "arch/arm/mach-nspire/Kconfig"
710
711 source "arch/arm/plat-omap/Kconfig"
712
713 source "arch/arm/mach-omap1/Kconfig"
714
715 source "arch/arm/mach-omap2/Kconfig"
716
717 source "arch/arm/mach-orion5x/Kconfig"
718
719 source "arch/arm/mach-oxnas/Kconfig"
720
721 source "arch/arm/mach-picoxcell/Kconfig"
722
723 source "arch/arm/mach-prima2/Kconfig"
724
725 source "arch/arm/mach-pxa/Kconfig"
726 source "arch/arm/plat-pxa/Kconfig"
727
728 source "arch/arm/mach-qcom/Kconfig"
729
730 source "arch/arm/mach-rda/Kconfig"
731
732 source "arch/arm/mach-realview/Kconfig"
733
734 source "arch/arm/mach-rockchip/Kconfig"
735
736 source "arch/arm/mach-s3c24xx/Kconfig"
737
738 source "arch/arm/mach-s3c64xx/Kconfig"
739
740 source "arch/arm/mach-s5pv210/Kconfig"
741
742 source "arch/arm/mach-sa1100/Kconfig"
743
744 source "arch/arm/mach-shmobile/Kconfig"
745
746 source "arch/arm/mach-socfpga/Kconfig"
747
748 source "arch/arm/mach-spear/Kconfig"
749
750 source "arch/arm/mach-sti/Kconfig"
751
752 source "arch/arm/mach-stm32/Kconfig"
753
754 source "arch/arm/mach-sunxi/Kconfig"
755
756 source "arch/arm/mach-tango/Kconfig"
757
758 source "arch/arm/mach-tegra/Kconfig"
759
760 source "arch/arm/mach-u300/Kconfig"
761
762 source "arch/arm/mach-uniphier/Kconfig"
763
764 source "arch/arm/mach-ux500/Kconfig"
765
766 source "arch/arm/mach-versatile/Kconfig"
767
768 source "arch/arm/mach-vexpress/Kconfig"
769 source "arch/arm/plat-versatile/Kconfig"
770
771 source "arch/arm/mach-vt8500/Kconfig"
772
773 source "arch/arm/mach-zx/Kconfig"
774
775 source "arch/arm/mach-zynq/Kconfig"
776
777 # ARMv7-M architecture
778 config ARCH_EFM32
779         bool "Energy Micro efm32"
780         depends on ARM_SINGLE_ARMV7M
781         select GPIOLIB
782         help
783           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
784           processors.
785
786 config ARCH_LPC18XX
787         bool "NXP LPC18xx/LPC43xx"
788         depends on ARM_SINGLE_ARMV7M
789         select ARCH_HAS_RESET_CONTROLLER
790         select ARM_AMBA
791         select CLKSRC_LPC32XX
792         select PINCTRL
793         help
794           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
795           high performance microcontrollers.
796
797 config ARCH_MPS2
798         bool "ARM MPS2 platform"
799         depends on ARM_SINGLE_ARMV7M
800         select ARM_AMBA
801         select CLKSRC_MPS2
802         help
803           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
804           with a range of available cores like Cortex-M3/M4/M7.
805
806           Please, note that depends which Application Note is used memory map
807           for the platform may vary, so adjustment of RAM base might be needed.
808
809 # Definitions to make life easier
810 config ARCH_ACORN
811         bool
812
813 config PLAT_IOP
814         bool
815         select GENERIC_CLOCKEVENTS
816
817 config PLAT_ORION
818         bool
819         select CLKSRC_MMIO
820         select COMMON_CLK
821         select GENERIC_IRQ_CHIP
822         select IRQ_DOMAIN
823
824 config PLAT_ORION_LEGACY
825         bool
826         select PLAT_ORION
827
828 config PLAT_PXA
829         bool
830
831 config PLAT_VERSATILE
832         bool
833
834 source "arch/arm/mm/Kconfig"
835
836 config IWMMXT
837         bool "Enable iWMMXt support"
838         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
839         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
840         help
841           Enable support for iWMMXt context switching at run time if
842           running on a CPU that supports it.
843
844 if !MMU
845 source "arch/arm/Kconfig-nommu"
846 endif
847
848 config PJ4B_ERRATA_4742
849         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
850         depends on CPU_PJ4B && MACH_ARMADA_370
851         default y
852         help
853           When coming out of either a Wait for Interrupt (WFI) or a Wait for
854           Event (WFE) IDLE states, a specific timing sensitivity exists between
855           the retiring WFI/WFE instructions and the newly issued subsequent
856           instructions.  This sensitivity can result in a CPU hang scenario.
857           Workaround:
858           The software must insert either a Data Synchronization Barrier (DSB)
859           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
860           instruction
861
862 config ARM_ERRATA_326103
863         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
864         depends on CPU_V6
865         help
866           Executing a SWP instruction to read-only memory does not set bit 11
867           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
868           treat the access as a read, preventing a COW from occurring and
869           causing the faulting task to livelock.
870
871 config ARM_ERRATA_411920
872         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
873         depends on CPU_V6 || CPU_V6K
874         help
875           Invalidation of the Instruction Cache operation can
876           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
877           It does not affect the MPCore. This option enables the ARM Ltd.
878           recommended workaround.
879
880 config ARM_ERRATA_430973
881         bool "ARM errata: Stale prediction on replaced interworking branch"
882         depends on CPU_V7
883         help
884           This option enables the workaround for the 430973 Cortex-A8
885           r1p* erratum. If a code sequence containing an ARM/Thumb
886           interworking branch is replaced with another code sequence at the
887           same virtual address, whether due to self-modifying code or virtual
888           to physical address re-mapping, Cortex-A8 does not recover from the
889           stale interworking branch prediction. This results in Cortex-A8
890           executing the new code sequence in the incorrect ARM or Thumb state.
891           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
892           and also flushes the branch target cache at every context switch.
893           Note that setting specific bits in the ACTLR register may not be
894           available in non-secure mode.
895
896 config ARM_ERRATA_458693
897         bool "ARM errata: Processor deadlock when a false hazard is created"
898         depends on CPU_V7
899         depends on !ARCH_MULTIPLATFORM
900         help
901           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
902           erratum. For very specific sequences of memory operations, it is
903           possible for a hazard condition intended for a cache line to instead
904           be incorrectly associated with a different cache line. This false
905           hazard might then cause a processor deadlock. The workaround enables
906           the L1 caching of the NEON accesses and disables the PLD instruction
907           in the ACTLR register. Note that setting specific bits in the ACTLR
908           register may not be available in non-secure mode.
909
910 config ARM_ERRATA_460075
911         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
912         depends on CPU_V7
913         depends on !ARCH_MULTIPLATFORM
914         help
915           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
916           erratum. Any asynchronous access to the L2 cache may encounter a
917           situation in which recent store transactions to the L2 cache are lost
918           and overwritten with stale memory contents from external memory. The
919           workaround disables the write-allocate mode for the L2 cache via the
920           ACTLR register. Note that setting specific bits in the ACTLR register
921           may not be available in non-secure mode.
922
923 config ARM_ERRATA_742230
924         bool "ARM errata: DMB operation may be faulty"
925         depends on CPU_V7 && SMP
926         depends on !ARCH_MULTIPLATFORM
927         help
928           This option enables the workaround for the 742230 Cortex-A9
929           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
930           between two write operations may not ensure the correct visibility
931           ordering of the two writes. This workaround sets a specific bit in
932           the diagnostic register of the Cortex-A9 which causes the DMB
933           instruction to behave as a DSB, ensuring the correct behaviour of
934           the two writes.
935
936 config ARM_ERRATA_742231
937         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
938         depends on CPU_V7 && SMP
939         depends on !ARCH_MULTIPLATFORM
940         help
941           This option enables the workaround for the 742231 Cortex-A9
942           (r2p0..r2p2) erratum. Under certain conditions, specific to the
943           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
944           accessing some data located in the same cache line, may get corrupted
945           data due to bad handling of the address hazard when the line gets
946           replaced from one of the CPUs at the same time as another CPU is
947           accessing it. This workaround sets specific bits in the diagnostic
948           register of the Cortex-A9 which reduces the linefill issuing
949           capabilities of the processor.
950
951 config ARM_ERRATA_643719
952         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
953         depends on CPU_V7 && SMP
954         default y
955         help
956           This option enables the workaround for the 643719 Cortex-A9 (prior to
957           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
958           register returns zero when it should return one. The workaround
959           corrects this value, ensuring cache maintenance operations which use
960           it behave as intended and avoiding data corruption.
961
962 config ARM_ERRATA_720789
963         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
964         depends on CPU_V7
965         help
966           This option enables the workaround for the 720789 Cortex-A9 (prior to
967           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
968           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
969           As a consequence of this erratum, some TLB entries which should be
970           invalidated are not, resulting in an incoherency in the system page
971           tables. The workaround changes the TLB flushing routines to invalidate
972           entries regardless of the ASID.
973
974 config ARM_ERRATA_743622
975         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
976         depends on CPU_V7
977         depends on !ARCH_MULTIPLATFORM
978         help
979           This option enables the workaround for the 743622 Cortex-A9
980           (r2p*) erratum. Under very rare conditions, a faulty
981           optimisation in the Cortex-A9 Store Buffer may lead to data
982           corruption. This workaround sets a specific bit in the diagnostic
983           register of the Cortex-A9 which disables the Store Buffer
984           optimisation, preventing the defect from occurring. This has no
985           visible impact on the overall performance or power consumption of the
986           processor.
987
988 config ARM_ERRATA_751472
989         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
990         depends on CPU_V7
991         depends on !ARCH_MULTIPLATFORM
992         help
993           This option enables the workaround for the 751472 Cortex-A9 (prior
994           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
995           completion of a following broadcasted operation if the second
996           operation is received by a CPU before the ICIALLUIS has completed,
997           potentially leading to corrupted entries in the cache or TLB.
998
999 config ARM_ERRATA_754322
1000         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1001         depends on CPU_V7
1002         help
1003           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1004           r3p*) erratum. A speculative memory access may cause a page table walk
1005           which starts prior to an ASID switch but completes afterwards. This
1006           can populate the micro-TLB with a stale entry which may be hit with
1007           the new ASID. This workaround places two dsb instructions in the mm
1008           switching code so that no page table walks can cross the ASID switch.
1009
1010 config ARM_ERRATA_754327
1011         bool "ARM errata: no automatic Store Buffer drain"
1012         depends on CPU_V7 && SMP
1013         help
1014           This option enables the workaround for the 754327 Cortex-A9 (prior to
1015           r2p0) erratum. The Store Buffer does not have any automatic draining
1016           mechanism and therefore a livelock may occur if an external agent
1017           continuously polls a memory location waiting to observe an update.
1018           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1019           written polling loops from denying visibility of updates to memory.
1020
1021 config ARM_ERRATA_364296
1022         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1023         depends on CPU_V6
1024         help
1025           This options enables the workaround for the 364296 ARM1136
1026           r0p2 erratum (possible cache data corruption with
1027           hit-under-miss enabled). It sets the undocumented bit 31 in
1028           the auxiliary control register and the FI bit in the control
1029           register, thus disabling hit-under-miss without putting the
1030           processor into full low interrupt latency mode. ARM11MPCore
1031           is not affected.
1032
1033 config ARM_ERRATA_764369
1034         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1035         depends on CPU_V7 && SMP
1036         help
1037           This option enables the workaround for erratum 764369
1038           affecting Cortex-A9 MPCore with two or more processors (all
1039           current revisions). Under certain timing circumstances, a data
1040           cache line maintenance operation by MVA targeting an Inner
1041           Shareable memory region may fail to proceed up to either the
1042           Point of Coherency or to the Point of Unification of the
1043           system. This workaround adds a DSB instruction before the
1044           relevant cache maintenance functions and sets a specific bit
1045           in the diagnostic control register of the SCU.
1046
1047 config ARM_ERRATA_775420
1048        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1049        depends on CPU_V7
1050        help
1051          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1052          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1053          operation aborts with MMU exception, it might cause the processor
1054          to deadlock. This workaround puts DSB before executing ISB if
1055          an abort may occur on cache maintenance.
1056
1057 config ARM_ERRATA_798181
1058         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1059         depends on CPU_V7 && SMP
1060         help
1061           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1062           adequately shooting down all use of the old entries. This
1063           option enables the Linux kernel workaround for this erratum
1064           which sends an IPI to the CPUs that are running the same ASID
1065           as the one being invalidated.
1066
1067 config ARM_ERRATA_773022
1068         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1069         depends on CPU_V7
1070         help
1071           This option enables the workaround for the 773022 Cortex-A15
1072           (up to r0p4) erratum. In certain rare sequences of code, the
1073           loop buffer may deliver incorrect instructions. This
1074           workaround disables the loop buffer to avoid the erratum.
1075
1076 config ARM_ERRATA_818325_852422
1077         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1078         depends on CPU_V7
1079         help
1080           This option enables the workaround for:
1081           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1082             instruction might deadlock.  Fixed in r0p1.
1083           - Cortex-A12 852422: Execution of a sequence of instructions might
1084             lead to either a data corruption or a CPU deadlock.  Not fixed in
1085             any Cortex-A12 cores yet.
1086           This workaround for all both errata involves setting bit[12] of the
1087           Feature Register. This bit disables an optimisation applied to a
1088           sequence of 2 instructions that use opposing condition codes.
1089
1090 config ARM_ERRATA_821420
1091         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1092         depends on CPU_V7
1093         help
1094           This option enables the workaround for the 821420 Cortex-A12
1095           (all revs) erratum. In very rare timing conditions, a sequence
1096           of VMOV to Core registers instructions, for which the second
1097           one is in the shadow of a branch or abort, can lead to a
1098           deadlock when the VMOV instructions are issued out-of-order.
1099
1100 config ARM_ERRATA_825619
1101         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1102         depends on CPU_V7
1103         help
1104           This option enables the workaround for the 825619 Cortex-A12
1105           (all revs) erratum. Within rare timing constraints, executing a
1106           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1107           and Device/Strongly-Ordered loads and stores might cause deadlock
1108
1109 config ARM_ERRATA_857271
1110         bool "ARM errata: A12: CPU might deadlock under some very rare internal conditions"
1111         depends on CPU_V7
1112         help
1113           This option enables the workaround for the 857271 Cortex-A12
1114           (all revs) erratum. Under very rare timing conditions, the CPU might
1115           hang. The workaround is expected to have a < 1% performance impact.
1116
1117 config ARM_ERRATA_852421
1118         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1119         depends on CPU_V7
1120         help
1121           This option enables the workaround for the 852421 Cortex-A17
1122           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1123           execution of a DMB ST instruction might fail to properly order
1124           stores from GroupA and stores from GroupB.
1125
1126 config ARM_ERRATA_852423
1127         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1128         depends on CPU_V7
1129         help
1130           This option enables the workaround for:
1131           - Cortex-A17 852423: Execution of a sequence of instructions might
1132             lead to either a data corruption or a CPU deadlock.  Not fixed in
1133             any Cortex-A17 cores yet.
1134           This is identical to Cortex-A12 erratum 852422.  It is a separate
1135           config option from the A12 erratum due to the way errata are checked
1136           for and handled.
1137
1138 config ARM_ERRATA_857272
1139         bool "ARM errata: A17: CPU might deadlock under some very rare internal conditions"
1140         depends on CPU_V7
1141         help
1142           This option enables the workaround for the 857272 Cortex-A17 erratum.
1143           This erratum is not known to be fixed in any A17 revision.
1144           This is identical to Cortex-A12 erratum 857271.  It is a separate
1145           config option from the A12 erratum due to the way errata are checked
1146           for and handled.
1147
1148 endmenu
1149
1150 source "arch/arm/common/Kconfig"
1151
1152 menu "Bus support"
1153
1154 config ISA
1155         bool
1156         help
1157           Find out whether you have ISA slots on your motherboard.  ISA is the
1158           name of a bus system, i.e. the way the CPU talks to the other stuff
1159           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1160           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1161           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1162
1163 # Select ISA DMA controller support
1164 config ISA_DMA
1165         bool
1166         select ISA_DMA_API
1167
1168 # Select ISA DMA interface
1169 config ISA_DMA_API
1170         bool
1171
1172 config PCI_NANOENGINE
1173         bool "BSE nanoEngine PCI support"
1174         depends on SA1100_NANOENGINE
1175         help
1176           Enable PCI on the BSE nanoEngine board.
1177
1178 config PCI_HOST_ITE8152
1179         bool
1180         depends on PCI && MACH_ARMCORE
1181         default y
1182         select DMABOUNCE
1183
1184 config ARM_ERRATA_814220
1185         bool "ARM errata: Cache maintenance by set/way operations can execute out of order"
1186         depends on CPU_V7
1187         help
1188           The v7 ARM states that all cache and branch predictor maintenance
1189           operations that do not specify an address execute, relative to
1190           each other, in program order.
1191           However, because of this erratum, an L2 set/way cache maintenance
1192           operation can overtake an L1 set/way cache maintenance operation.
1193           This ERRATA only affected the Cortex-A7 and present in r0p2, r0p3,
1194           r0p4, r0p5.
1195
1196 endmenu
1197
1198 menu "Kernel Features"
1199
1200 config HAVE_SMP
1201         bool
1202         help
1203           This option should be selected by machines which have an SMP-
1204           capable CPU.
1205
1206           The only effect of this option is to make the SMP-related
1207           options available to the user for configuration.
1208
1209 config SMP
1210         bool "Symmetric Multi-Processing"
1211         depends on CPU_V6K || CPU_V7
1212         depends on GENERIC_CLOCKEVENTS
1213         depends on HAVE_SMP
1214         depends on MMU || ARM_MPU
1215         select IRQ_WORK
1216         help
1217           This enables support for systems with more than one CPU. If you have
1218           a system with only one CPU, say N. If you have a system with more
1219           than one CPU, say Y.
1220
1221           If you say N here, the kernel will run on uni- and multiprocessor
1222           machines, but will use only one CPU of a multiprocessor machine. If
1223           you say Y here, the kernel will run on many, but not all,
1224           uniprocessor machines. On a uniprocessor machine, the kernel
1225           will run faster if you say N here.
1226
1227           See also <file:Documentation/x86/i386/IO-APIC.rst>,
1228           <file:Documentation/admin-guide/lockup-watchdogs.rst> and the SMP-HOWTO available at
1229           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1230
1231           If you don't know what to do here, say N.
1232
1233 config SMP_ON_UP
1234         bool "Allow booting SMP kernel on uniprocessor systems"
1235         depends on SMP && !XIP_KERNEL && MMU
1236         default y
1237         help
1238           SMP kernels contain instructions which fail on non-SMP processors.
1239           Enabling this option allows the kernel to modify itself to make
1240           these instructions safe.  Disabling it allows about 1K of space
1241           savings.
1242
1243           If you don't know what to do here, say Y.
1244
1245 config ARM_CPU_TOPOLOGY
1246         bool "Support cpu topology definition"
1247         depends on SMP && CPU_V7
1248         default y
1249         help
1250           Support ARM cpu topology definition. The MPIDR register defines
1251           affinity between processors which is then used to describe the cpu
1252           topology of an ARM System.
1253
1254 config SCHED_MC
1255         bool "Multi-core scheduler support"
1256         depends on ARM_CPU_TOPOLOGY
1257         help
1258           Multi-core scheduler support improves the CPU scheduler's decision
1259           making when dealing with multi-core CPU chips at a cost of slightly
1260           increased overhead in some places. If unsure say N here.
1261
1262 config SCHED_SMT
1263         bool "SMT scheduler support"
1264         depends on ARM_CPU_TOPOLOGY
1265         help
1266           Improves the CPU scheduler's decision making when dealing with
1267           MultiThreading at a cost of slightly increased overhead in some
1268           places. If unsure say N here.
1269
1270 config HAVE_ARM_SCU
1271         bool
1272         help
1273           This option enables support for the ARM snoop control unit
1274
1275 config HAVE_ARM_ARCH_TIMER
1276         bool "Architected timer support"
1277         depends on CPU_V7
1278         select ARM_ARCH_TIMER
1279         select GENERIC_CLOCKEVENTS
1280         help
1281           This option enables support for the ARM architected timer
1282
1283 config HAVE_ARM_TWD
1284         bool
1285         help
1286           This options enables support for the ARM timer and watchdog unit
1287
1288 config MCPM
1289         bool "Multi-Cluster Power Management"
1290         depends on CPU_V7 && SMP
1291         help
1292           This option provides the common power management infrastructure
1293           for (multi-)cluster based systems, such as big.LITTLE based
1294           systems.
1295
1296 config MCPM_QUAD_CLUSTER
1297         bool
1298         depends on MCPM
1299         help
1300           To avoid wasting resources unnecessarily, MCPM only supports up
1301           to 2 clusters by default.
1302           Platforms with 3 or 4 clusters that use MCPM must select this
1303           option to allow the additional clusters to be managed.
1304
1305 config BIG_LITTLE
1306         bool "big.LITTLE support (Experimental)"
1307         depends on CPU_V7 && SMP
1308         select MCPM
1309         help
1310           This option enables support selections for the big.LITTLE
1311           system architecture.
1312
1313 config BL_SWITCHER
1314         bool "big.LITTLE switcher support"
1315         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1316         select CPU_PM
1317         help
1318           The big.LITTLE "switcher" provides the core functionality to
1319           transparently handle transition between a cluster of A15's
1320           and a cluster of A7's in a big.LITTLE system.
1321
1322 config BL_SWITCHER_DUMMY_IF
1323         tristate "Simple big.LITTLE switcher user interface"
1324         depends on BL_SWITCHER && DEBUG_KERNEL
1325         help
1326           This is a simple and dummy char dev interface to control
1327           the big.LITTLE switcher core code.  It is meant for
1328           debugging purposes only.
1329
1330 choice
1331         prompt "Memory split"
1332         depends on MMU
1333         default VMSPLIT_3G
1334         help
1335           Select the desired split between kernel and user memory.
1336
1337           If you are not absolutely sure what you are doing, leave this
1338           option alone!
1339
1340         config VMSPLIT_3G
1341                 bool "3G/1G user/kernel split"
1342         config VMSPLIT_3G_OPT
1343                 depends on !ARM_LPAE
1344                 bool "3G/1G user/kernel split (for full 1G low memory)"
1345         config VMSPLIT_2G
1346                 bool "2G/2G user/kernel split"
1347         config VMSPLIT_1G
1348                 bool "1G/3G user/kernel split"
1349 endchoice
1350
1351 config PAGE_OFFSET
1352         hex
1353         default PHYS_OFFSET if !MMU
1354         default 0x40000000 if VMSPLIT_1G
1355         default 0x80000000 if VMSPLIT_2G
1356         default 0xB0000000 if VMSPLIT_3G_OPT
1357         default 0xC0000000
1358
1359 config NR_CPUS
1360         int "Maximum number of CPUs (2-32)"
1361         range 2 32
1362         depends on SMP
1363         default "4"
1364
1365 config HOTPLUG_CPU
1366         bool "Support for hot-pluggable CPUs"
1367         depends on SMP
1368         select GENERIC_IRQ_MIGRATION
1369         help
1370           Say Y here to experiment with turning CPUs off and on.  CPUs
1371           can be controlled through /sys/devices/system/cpu.
1372
1373 config ARM_PSCI
1374         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1375         depends on HAVE_ARM_SMCCC
1376         select ARM_PSCI_FW
1377         help
1378           Say Y here if you want Linux to communicate with system firmware
1379           implementing the PSCI specification for CPU-centric power
1380           management operations described in ARM document number ARM DEN
1381           0022A ("Power State Coordination Interface System Software on
1382           ARM processors").
1383
1384 # The GPIO number here must be sorted by descending number. In case of
1385 # a multiplatform kernel, we just want the highest value required by the
1386 # selected platforms.
1387 config ARCH_NR_GPIO
1388         int
1389         default 2048 if ARCH_SOCFPGA
1390         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1391                 ARCH_ZYNQ
1392         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1393                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1394         default 416 if ARCH_SUNXI
1395         default 392 if ARCH_U8500
1396         default 352 if ARCH_VT8500
1397         default 288 if ARCH_ROCKCHIP
1398         default 264 if MACH_H4700
1399         default 0
1400         help
1401           Maximum number of GPIOs in the system.
1402
1403           If unsure, leave the default value.
1404
1405 config HZ_FIXED
1406         int
1407         default 200 if ARCH_EBSA110
1408         default 128 if SOC_AT91RM9200
1409         default 0
1410
1411 choice
1412         depends on HZ_FIXED = 0
1413         prompt "Timer frequency"
1414
1415 config HZ_100
1416         bool "100 Hz"
1417
1418 config HZ_200
1419         bool "200 Hz"
1420
1421 config HZ_250
1422         bool "250 Hz"
1423
1424 config HZ_300
1425         bool "300 Hz"
1426
1427 config HZ_500
1428         bool "500 Hz"
1429
1430 config HZ_1000
1431         bool "1000 Hz"
1432
1433 endchoice
1434
1435 config HZ
1436         int
1437         default HZ_FIXED if HZ_FIXED != 0
1438         default 100 if HZ_100
1439         default 200 if HZ_200
1440         default 250 if HZ_250
1441         default 300 if HZ_300
1442         default 500 if HZ_500
1443         default 1000
1444
1445 config SCHED_HRTICK
1446         def_bool HIGH_RES_TIMERS
1447
1448 config THUMB2_KERNEL
1449         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1450         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1451         default y if CPU_THUMBONLY
1452         select ARM_UNWIND
1453         help
1454           By enabling this option, the kernel will be compiled in
1455           Thumb-2 mode.
1456
1457           If unsure, say N.
1458
1459 config THUMB2_AVOID_R_ARM_THM_JUMP11
1460         bool "Work around buggy Thumb-2 short branch relocations in gas"
1461         depends on THUMB2_KERNEL && MODULES
1462         default y
1463         help
1464           Various binutils versions can resolve Thumb-2 branches to
1465           locally-defined, preemptible global symbols as short-range "b.n"
1466           branch instructions.
1467
1468           This is a problem, because there's no guarantee the final
1469           destination of the symbol, or any candidate locations for a
1470           trampoline, are within range of the branch.  For this reason, the
1471           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1472           relocation in modules at all, and it makes little sense to add
1473           support.
1474
1475           The symptom is that the kernel fails with an "unsupported
1476           relocation" error when loading some modules.
1477
1478           Until fixed tools are available, passing
1479           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1480           code which hits this problem, at the cost of a bit of extra runtime
1481           stack usage in some cases.
1482
1483           The problem is described in more detail at:
1484               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1485
1486           Only Thumb-2 kernels are affected.
1487
1488           Unless you are sure your tools don't have this problem, say Y.
1489
1490 config ARM_PATCH_IDIV
1491         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1492         depends on CPU_32v7 && !XIP_KERNEL
1493         default y
1494         help
1495           The ARM compiler inserts calls to __aeabi_idiv() and
1496           __aeabi_uidiv() when it needs to perform division on signed
1497           and unsigned integers. Some v7 CPUs have support for the sdiv
1498           and udiv instructions that can be used to implement those
1499           functions.
1500
1501           Enabling this option allows the kernel to modify itself to
1502           replace the first two instructions of these library functions
1503           with the sdiv or udiv plus "bx lr" instructions when the CPU
1504           it is running on supports them. Typically this will be faster
1505           and less power intensive than running the original library
1506           code to do integer division.
1507
1508 config AEABI
1509         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && !CPU_V7M && !CPU_V6 && !CPU_V6K
1510         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K
1511         help
1512           This option allows for the kernel to be compiled using the latest
1513           ARM ABI (aka EABI).  This is only useful if you are using a user
1514           space environment that is also compiled with EABI.
1515
1516           Since there are major incompatibilities between the legacy ABI and
1517           EABI, especially with regard to structure member alignment, this
1518           option also changes the kernel syscall calling convention to
1519           disambiguate both ABIs and allow for backward compatibility support
1520           (selected with CONFIG_OABI_COMPAT).
1521
1522           To use this you need GCC version 4.0.0 or later.
1523
1524 config OABI_COMPAT
1525         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1526         depends on AEABI && !THUMB2_KERNEL
1527         help
1528           This option preserves the old syscall interface along with the
1529           new (ARM EABI) one. It also provides a compatibility layer to
1530           intercept syscalls that have structure arguments which layout
1531           in memory differs between the legacy ABI and the new ARM EABI
1532           (only for non "thumb" binaries). This option adds a tiny
1533           overhead to all syscalls and produces a slightly larger kernel.
1534
1535           The seccomp filter system will not be available when this is
1536           selected, since there is no way yet to sensibly distinguish
1537           between calling conventions during filtering.
1538
1539           If you know you'll be using only pure EABI user space then you
1540           can say N here. If this option is not selected and you attempt
1541           to execute a legacy ABI binary then the result will be
1542           UNPREDICTABLE (in fact it can be predicted that it won't work
1543           at all). If in doubt say N.
1544
1545 config ARCH_HAS_HOLES_MEMORYMODEL
1546         bool
1547
1548 config ARCH_SPARSEMEM_ENABLE
1549         bool
1550
1551 config ARCH_SPARSEMEM_DEFAULT
1552         def_bool ARCH_SPARSEMEM_ENABLE
1553
1554 config HAVE_ARCH_PFN_VALID
1555         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1556
1557 config HIGHMEM
1558         bool "High Memory Support"
1559         depends on MMU
1560         help
1561           The address space of ARM processors is only 4 Gigabytes large
1562           and it has to accommodate user address space, kernel address
1563           space as well as some memory mapped IO. That means that, if you
1564           have a large amount of physical memory and/or IO, not all of the
1565           memory can be "permanently mapped" by the kernel. The physical
1566           memory that is not permanently mapped is called "high memory".
1567
1568           Depending on the selected kernel/user memory split, minimum
1569           vmalloc space and actual amount of RAM, you may not need this
1570           option which should result in a slightly faster kernel.
1571
1572           If unsure, say n.
1573
1574 config HIGHPTE
1575         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1576         depends on HIGHMEM
1577         default y
1578         help
1579           The VM uses one page of physical memory for each page table.
1580           For systems with a lot of processes, this can use a lot of
1581           precious low memory, eventually leading to low memory being
1582           consumed by page tables.  Setting this option will allow
1583           user-space 2nd level page tables to reside in high memory.
1584
1585 config CPU_SW_DOMAIN_PAN
1586         bool "Enable use of CPU domains to implement privileged no-access"
1587         depends on MMU && !ARM_LPAE
1588         default y
1589         help
1590           Increase kernel security by ensuring that normal kernel accesses
1591           are unable to access userspace addresses.  This can help prevent
1592           use-after-free bugs becoming an exploitable privilege escalation
1593           by ensuring that magic values (such as LIST_POISON) will always
1594           fault when dereferenced.
1595
1596           CPUs with low-vector mappings use a best-efforts implementation.
1597           Their lower 1MB needs to remain accessible for the vectors, but
1598           the remainder of userspace will become appropriately inaccessible.
1599
1600 config HW_PERF_EVENTS
1601         def_bool y
1602         depends on ARM_PMU
1603
1604 config SYS_SUPPORTS_HUGETLBFS
1605        def_bool y
1606        depends on ARM_LPAE
1607
1608 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1609        def_bool y
1610        depends on ARM_LPAE
1611
1612 config ARCH_WANT_GENERAL_HUGETLB
1613         def_bool y
1614
1615 config ARM_MODULE_PLTS
1616         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1617         depends on MODULES
1618         default y
1619         help
1620           Allocate PLTs when loading modules so that jumps and calls whose
1621           targets are too far away for their relative offsets to be encoded
1622           in the instructions themselves can be bounced via veneers in the
1623           module's PLT. This allows modules to be allocated in the generic
1624           vmalloc area after the dedicated module memory area has been
1625           exhausted. The modules will use slightly more memory, but after
1626           rounding up to page size, the actual memory footprint is usually
1627           the same.
1628
1629           Disabling this is usually safe for small single-platform
1630           configurations. If unsure, say y.
1631
1632 config FORCE_MAX_ZONEORDER
1633         int "Maximum zone order"
1634         default "12" if SOC_AM33XX
1635         default "9" if SA1111 || ARCH_EFM32
1636         default "11"
1637         help
1638           The kernel memory allocator divides physically contiguous memory
1639           blocks into "zones", where each zone is a power of two number of
1640           pages.  This option selects the largest power of two that the kernel
1641           keeps in the memory allocator.  If you need to allocate very large
1642           blocks of physically contiguous memory, then you may need to
1643           increase this value.
1644
1645           This config option is actually maximum order plus one. For example,
1646           a value of 11 means that the largest free memory block is 2^10 pages.
1647
1648 config ALIGNMENT_TRAP
1649         bool
1650         depends on CPU_CP15_MMU
1651         default y if !ARCH_EBSA110
1652         select HAVE_PROC_CPU if PROC_FS
1653         help
1654           ARM processors cannot fetch/store information which is not
1655           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1656           address divisible by 4. On 32-bit ARM processors, these non-aligned
1657           fetch/store instructions will be emulated in software if you say
1658           here, which has a severe performance impact. This is necessary for
1659           correct operation of some network protocols. With an IP-only
1660           configuration it is safe to say N, otherwise say Y.
1661
1662 config UACCESS_WITH_MEMCPY
1663         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1664         depends on MMU
1665         default y if CPU_FEROCEON
1666         help
1667           Implement faster copy_to_user and clear_user methods for CPU
1668           cores where a 8-word STM instruction give significantly higher
1669           memory write throughput than a sequence of individual 32bit stores.
1670
1671           A possible side effect is a slight increase in scheduling latency
1672           between threads sharing the same address space if they invoke
1673           such copy operations with large buffers.
1674
1675           However, if the CPU data cache is using a write-allocate mode,
1676           this option is unlikely to provide any performance gain.
1677
1678 config SECCOMP
1679         bool
1680         prompt "Enable seccomp to safely compute untrusted bytecode"
1681         ---help---
1682           This kernel feature is useful for number crunching applications
1683           that may need to compute untrusted bytecode during their
1684           execution. By using pipes or other transports made available to
1685           the process as file descriptors supporting the read/write
1686           syscalls, it's possible to isolate those applications in
1687           their own address space using seccomp. Once seccomp is
1688           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1689           and the task is only allowed to execute a few safe syscalls
1690           defined by each seccomp mode.
1691
1692 config PARAVIRT
1693         bool "Enable paravirtualization code"
1694         help
1695           This changes the kernel so it can modify itself when it is run
1696           under a hypervisor, potentially improving performance significantly
1697           over full virtualization.
1698
1699 config PARAVIRT_TIME_ACCOUNTING
1700         bool "Paravirtual steal time accounting"
1701         select PARAVIRT
1702         help
1703           Select this option to enable fine granularity task steal time
1704           accounting. Time spent executing other tasks in parallel with
1705           the current vCPU is discounted from the vCPU power. To account for
1706           that, there can be a small performance impact.
1707
1708           If in doubt, say N here.
1709
1710 config XEN_DOM0
1711         def_bool y
1712         depends on XEN
1713
1714 config XEN
1715         bool "Xen guest support on ARM"
1716         depends on ARM && AEABI && OF
1717         depends on CPU_V7 && !CPU_V6
1718         depends on !GENERIC_ATOMIC64
1719         depends on MMU
1720         select ARCH_DMA_ADDR_T_64BIT
1721         select ARM_PSCI
1722         select SWIOTLB
1723         select SWIOTLB_XEN
1724         select PARAVIRT
1725         help
1726           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1727
1728 config STACKPROTECTOR_PER_TASK
1729         bool "Use a unique stack canary value for each task"
1730         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1731         select GCC_PLUGIN_ARM_SSP_PER_TASK
1732         default y
1733         help
1734           Due to the fact that GCC uses an ordinary symbol reference from
1735           which to load the value of the stack canary, this value can only
1736           change at reboot time on SMP systems, and all tasks running in the
1737           kernel's address space are forced to use the same canary value for
1738           the entire duration that the system is up.
1739
1740           Enable this option to switch to a different method that uses a
1741           different canary value for each task.
1742
1743 endmenu
1744
1745 menu "Boot options"
1746
1747 config USE_OF
1748         bool "Flattened Device Tree support"
1749         select IRQ_DOMAIN
1750         select OF
1751         help
1752           Include support for flattened device tree machine descriptions.
1753
1754 config ATAGS
1755         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1756         default y
1757         help
1758           This is the traditional way of passing data to the kernel at boot
1759           time. If you are solely relying on the flattened device tree (or
1760           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1761           to remove ATAGS support from your kernel binary.  If unsure,
1762           leave this to y.
1763
1764 config DEPRECATED_PARAM_STRUCT
1765         bool "Provide old way to pass kernel parameters"
1766         depends on ATAGS
1767         help
1768           This was deprecated in 2001 and announced to live on for 5 years.
1769           Some old boot loaders still use this way.
1770
1771 # Compressed boot loader in ROM.  Yes, we really want to ask about
1772 # TEXT and BSS so we preserve their values in the config files.
1773 config ZBOOT_ROM_TEXT
1774         hex "Compressed ROM boot loader base address"
1775         default "0"
1776         help
1777           The physical address at which the ROM-able zImage is to be
1778           placed in the target.  Platforms which normally make use of
1779           ROM-able zImage formats normally set this to a suitable
1780           value in their defconfig file.
1781
1782           If ZBOOT_ROM is not enabled, this has no effect.
1783
1784 config ZBOOT_ROM_BSS
1785         hex "Compressed ROM boot loader BSS address"
1786         default "0"
1787         help
1788           The base address of an area of read/write memory in the target
1789           for the ROM-able zImage which must be available while the
1790           decompressor is running. It must be large enough to hold the
1791           entire decompressed kernel plus an additional 128 KiB.
1792           Platforms which normally make use of ROM-able zImage formats
1793           normally set this to a suitable value in their defconfig file.
1794
1795           If ZBOOT_ROM is not enabled, this has no effect.
1796
1797 config ZBOOT_ROM
1798         bool "Compressed boot loader in ROM/flash"
1799         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1800         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1801         help
1802           Say Y here if you intend to execute your compressed kernel image
1803           (zImage) directly from ROM or flash.  If unsure, say N.
1804
1805 config ARM_APPENDED_DTB
1806         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1807         depends on OF
1808         help
1809           With this option, the boot code will look for a device tree binary
1810           (DTB) appended to zImage
1811           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1812
1813           This is meant as a backward compatibility convenience for those
1814           systems with a bootloader that can't be upgraded to accommodate
1815           the documented boot protocol using a device tree.
1816
1817           Beware that there is very little in terms of protection against
1818           this option being confused by leftover garbage in memory that might
1819           look like a DTB header after a reboot if no actual DTB is appended
1820           to zImage.  Do not leave this option active in a production kernel
1821           if you don't intend to always append a DTB.  Proper passing of the
1822           location into r2 of a bootloader provided DTB is always preferable
1823           to this option.
1824
1825 config ARM_ATAG_DTB_COMPAT
1826         bool "Supplement the appended DTB with traditional ATAG information"
1827         depends on ARM_APPENDED_DTB
1828         help
1829           Some old bootloaders can't be updated to a DTB capable one, yet
1830           they provide ATAGs with memory configuration, the ramdisk address,
1831           the kernel cmdline string, etc.  Such information is dynamically
1832           provided by the bootloader and can't always be stored in a static
1833           DTB.  To allow a device tree enabled kernel to be used with such
1834           bootloaders, this option allows zImage to extract the information
1835           from the ATAG list and store it at run time into the appended DTB.
1836
1837 choice
1838         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1839         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1840
1841 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1842         bool "Use bootloader kernel arguments if available"
1843         help
1844           Uses the command-line options passed by the boot loader instead of
1845           the device tree bootargs property. If the boot loader doesn't provide
1846           any, the device tree bootargs property will be used.
1847
1848 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1849         bool "Extend with bootloader kernel arguments"
1850         help
1851           The command-line arguments provided by the boot loader will be
1852           appended to the the device tree bootargs property.
1853
1854 endchoice
1855
1856 config CMDLINE
1857         string "Default kernel command string"
1858         default ""
1859         help
1860           On some architectures (EBSA110 and CATS), there is currently no way
1861           for the boot loader to pass arguments to the kernel. For these
1862           architectures, you should supply some command-line options at build
1863           time by entering them here. As a minimum, you should specify the
1864           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1865
1866 choice
1867         prompt "Kernel command line type" if CMDLINE != ""
1868         default CMDLINE_FROM_BOOTLOADER
1869         depends on ATAGS
1870
1871 config CMDLINE_FROM_BOOTLOADER
1872         bool "Use bootloader kernel arguments if available"
1873         help
1874           Uses the command-line options passed by the boot loader. If
1875           the boot loader doesn't provide any, the default kernel command
1876           string provided in CMDLINE will be used.
1877
1878 config CMDLINE_EXTEND
1879         bool "Extend bootloader kernel arguments"
1880         help
1881           The command-line arguments provided by the boot loader will be
1882           appended to the default kernel command string.
1883
1884 config CMDLINE_FORCE
1885         bool "Always use the default kernel command string"
1886         help
1887           Always use the default kernel command string, even if the boot
1888           loader passes other arguments to the kernel.
1889           This is useful if you cannot or don't want to change the
1890           command-line options your boot loader passes to the kernel.
1891 endchoice
1892
1893 config XIP_KERNEL
1894         bool "Kernel Execute-In-Place from ROM"
1895         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1896         help
1897           Execute-In-Place allows the kernel to run from non-volatile storage
1898           directly addressable by the CPU, such as NOR flash. This saves RAM
1899           space since the text section of the kernel is not loaded from flash
1900           to RAM.  Read-write sections, such as the data section and stack,
1901           are still copied to RAM.  The XIP kernel is not compressed since
1902           it has to run directly from flash, so it will take more space to
1903           store it.  The flash address used to link the kernel object files,
1904           and for storing it, is configuration dependent. Therefore, if you
1905           say Y here, you must know the proper physical address where to
1906           store the kernel image depending on your own flash memory usage.
1907
1908           Also note that the make target becomes "make xipImage" rather than
1909           "make zImage" or "make Image".  The final kernel binary to put in
1910           ROM memory will be arch/arm/boot/xipImage.
1911
1912           If unsure, say N.
1913
1914 config XIP_PHYS_ADDR
1915         hex "XIP Kernel Physical Location"
1916         depends on XIP_KERNEL
1917         default "0x00080000"
1918         help
1919           This is the physical address in your flash memory the kernel will
1920           be linked for and stored to.  This address is dependent on your
1921           own flash usage.
1922
1923 config XIP_DEFLATED_DATA
1924         bool "Store kernel .data section compressed in ROM"
1925         depends on XIP_KERNEL
1926         select ZLIB_INFLATE
1927         help
1928           Before the kernel is actually executed, its .data section has to be
1929           copied to RAM from ROM. This option allows for storing that data
1930           in compressed form and decompressed to RAM rather than merely being
1931           copied, saving some precious ROM space. A possible drawback is a
1932           slightly longer boot delay.
1933
1934 config KEXEC
1935         bool "Kexec system call (EXPERIMENTAL)"
1936         depends on (!SMP || PM_SLEEP_SMP)
1937         depends on !CPU_V7M
1938         select KEXEC_CORE
1939         help
1940           kexec is a system call that implements the ability to shutdown your
1941           current kernel, and to start another kernel.  It is like a reboot
1942           but it is independent of the system firmware.   And like a reboot
1943           you can start any kernel with it, not just Linux.
1944
1945           It is an ongoing process to be certain the hardware in a machine
1946           is properly shutdown, so do not be surprised if this code does not
1947           initially work for you.
1948
1949 config ATAGS_PROC
1950         bool "Export atags in procfs"
1951         depends on ATAGS && KEXEC
1952         default y
1953         help
1954           Should the atags used to boot the kernel be exported in an "atags"
1955           file in procfs. Useful with kexec.
1956
1957 config CRASH_DUMP
1958         bool "Build kdump crash kernel (EXPERIMENTAL)"
1959         help
1960           Generate crash dump after being started by kexec. This should
1961           be normally only set in special crash dump kernels which are
1962           loaded in the main kernel with kexec-tools into a specially
1963           reserved region and then later executed after a crash by
1964           kdump/kexec. The crash dump kernel must be compiled to a
1965           memory address not used by the main kernel
1966
1967           For more details see Documentation/admin-guide/kdump/kdump.rst
1968
1969 config AUTO_ZRELADDR
1970         bool "Auto calculation of the decompressed kernel image address"
1971         help
1972           ZRELADDR is the physical address where the decompressed kernel
1973           image will be placed. If AUTO_ZRELADDR is selected, the address
1974           will be determined at run-time by masking the current IP with
1975           0xf8000000. This assumes the zImage being placed in the first 128MB
1976           from start of memory.
1977
1978 config EFI_STUB
1979         bool
1980
1981 config EFI
1982         bool "UEFI runtime support"
1983         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
1984         select UCS2_STRING
1985         select EFI_PARAMS_FROM_FDT
1986         select EFI_STUB
1987         select EFI_ARMSTUB
1988         select EFI_RUNTIME_WRAPPERS
1989         ---help---
1990           This option provides support for runtime services provided
1991           by UEFI firmware (such as non-volatile variables, realtime
1992           clock, and platform reset). A UEFI stub is also provided to
1993           allow the kernel to be booted as an EFI application. This
1994           is only useful for kernels that may run on systems that have
1995           UEFI firmware.
1996
1997 config DMI
1998         bool "Enable support for SMBIOS (DMI) tables"
1999         depends on EFI
2000         default y
2001         help
2002           This enables SMBIOS/DMI feature for systems.
2003
2004           This option is only useful on systems that have UEFI firmware.
2005           However, even with this option, the resultant kernel should
2006           continue to boot on existing non-UEFI platforms.
2007
2008           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2009           i.e., the the practice of identifying the platform via DMI to
2010           decide whether certain workarounds for buggy hardware and/or
2011           firmware need to be enabled. This would require the DMI subsystem
2012           to be enabled much earlier than we do on ARM, which is non-trivial.
2013
2014 endmenu
2015
2016 menu "CPU Power Management"
2017
2018 source "drivers/cpufreq/Kconfig"
2019
2020 source "drivers/cpuidle/Kconfig"
2021
2022 endmenu
2023
2024 menu "Floating point emulation"
2025
2026 comment "At least one emulation must be selected"
2027
2028 config FPE_NWFPE
2029         bool "NWFPE math emulation"
2030         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2031         ---help---
2032           Say Y to include the NWFPE floating point emulator in the kernel.
2033           This is necessary to run most binaries. Linux does not currently
2034           support floating point hardware so you need to say Y here even if
2035           your machine has an FPA or floating point co-processor podule.
2036
2037           You may say N here if you are going to load the Acorn FPEmulator
2038           early in the bootup.
2039
2040 config FPE_NWFPE_XP
2041         bool "Support extended precision"
2042         depends on FPE_NWFPE
2043         help
2044           Say Y to include 80-bit support in the kernel floating-point
2045           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2046           Note that gcc does not generate 80-bit operations by default,
2047           so in most cases this option only enlarges the size of the
2048           floating point emulator without any good reason.
2049
2050           You almost surely want to say N here.
2051
2052 config FPE_FASTFPE
2053         bool "FastFPE math emulation (EXPERIMENTAL)"
2054         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2055         ---help---
2056           Say Y here to include the FAST floating point emulator in the kernel.
2057           This is an experimental much faster emulator which now also has full
2058           precision for the mantissa.  It does not support any exceptions.
2059           It is very simple, and approximately 3-6 times faster than NWFPE.
2060
2061           It should be sufficient for most programs.  It may be not suitable
2062           for scientific calculations, but you have to check this for yourself.
2063           If you do not feel you need a faster FP emulation you should better
2064           choose NWFPE.
2065
2066 config VFP
2067         bool "VFP-format floating point maths"
2068         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2069         help
2070           Say Y to include VFP support code in the kernel. This is needed
2071           if your hardware includes a VFP unit.
2072
2073           Please see <file:Documentation/arm/vfp/release-notes.rst> for
2074           release notes and additional status information.
2075
2076           Say N if your target does not have VFP hardware.
2077
2078 config VFPv3
2079         bool
2080         depends on VFP
2081         default y if CPU_V7
2082
2083 config NEON
2084         bool "Advanced SIMD (NEON) Extension support"
2085         depends on VFPv3 && CPU_V7
2086         help
2087           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2088           Extension.
2089
2090 config KERNEL_MODE_NEON
2091         bool "Support for NEON in kernel mode"
2092         depends on NEON && AEABI
2093         help
2094           Say Y to include support for NEON in kernel mode.
2095
2096 endmenu
2097
2098 menu "Power management options"
2099
2100 source "kernel/power/Kconfig"
2101
2102 config ARCH_SUSPEND_POSSIBLE
2103         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2104                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2105         def_bool y
2106
2107 config ARM_CPU_SUSPEND
2108         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2109         depends on ARCH_SUSPEND_POSSIBLE
2110
2111 config ARCH_HIBERNATION_POSSIBLE
2112         bool
2113         depends on MMU
2114         default y if ARCH_SUSPEND_POSSIBLE
2115
2116 endmenu
2117
2118 source "drivers/firmware/Kconfig"
2119
2120 if CRYPTO
2121 source "arch/arm/crypto/Kconfig"
2122 endif
2123
2124 source "arch/arm/kvm/Kconfig"