eae53c69a1778bc47db56dd6ede7f00fcc64f239
[muen/linux.git] / arch / arm / Kconfig
1 # SPDX-License-Identifier: GPL-2.0
2 config ARM
3         bool
4         default y
5         select ARCH_32BIT_OFF_T
6         select ARCH_CLOCKSOURCE_DATA
7         select ARCH_HAS_BINFMT_FLAT
8         select ARCH_HAS_DEBUG_VIRTUAL if MMU
9         select ARCH_HAS_DEVMEM_IS_ALLOWED
10         select ARCH_HAS_ELF_RANDOMIZE
11         select ARCH_HAS_FORTIFY_SOURCE
12         select ARCH_HAS_KEEPINITRD
13         select ARCH_HAS_KCOV
14         select ARCH_HAS_MEMBARRIER_SYNC_CORE
15         select ARCH_HAS_PTE_SPECIAL if ARM_LPAE
16         select ARCH_HAS_PHYS_TO_DMA
17         select ARCH_HAS_SETUP_DMA_OPS
18         select ARCH_HAS_SET_MEMORY
19         select ARCH_HAS_STRICT_KERNEL_RWX if MMU && !XIP_KERNEL
20         select ARCH_HAS_STRICT_MODULE_RWX if MMU
21         select ARCH_HAS_TEARDOWN_DMA_OPS if MMU
22         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
23         select ARCH_HAVE_CUSTOM_GPIO_H
24         select ARCH_HAS_GCOV_PROFILE_ALL
25         select ARCH_KEEP_MEMBLOCK if HAVE_ARCH_PFN_VALID || KEXEC
26         select ARCH_MIGHT_HAVE_PC_PARPORT
27         select ARCH_NO_SG_CHAIN if !ARM_HAS_SG_CHAIN
28         select ARCH_OPTIONAL_KERNEL_RWX if ARCH_HAS_STRICT_KERNEL_RWX
29         select ARCH_OPTIONAL_KERNEL_RWX_DEFAULT if CPU_V7
30         select ARCH_SUPPORTS_ATOMIC_RMW
31         select ARCH_USE_BUILTIN_BSWAP
32         select ARCH_USE_CMPXCHG_LOCKREF
33         select ARCH_WANT_IPC_PARSE_VERSION
34         select BINFMT_FLAT_ARGVP_ENVP_ON_STACK
35         select BUILDTIME_EXTABLE_SORT if MMU
36         select CLONE_BACKWARDS
37         select CPU_PM if SUSPEND || CPU_IDLE
38         select DCACHE_WORD_ACCESS if HAVE_EFFICIENT_UNALIGNED_ACCESS
39         select DMA_DECLARE_COHERENT
40         select DMA_REMAP if MMU
41         select EDAC_SUPPORT
42         select EDAC_ATOMIC_SCRUB
43         select GENERIC_ALLOCATOR
44         select GENERIC_ARCH_TOPOLOGY if ARM_CPU_TOPOLOGY
45         select GENERIC_ATOMIC64 if CPU_V7M || CPU_V6 || !CPU_32v6K || !AEABI
46         select GENERIC_CLOCKEVENTS_BROADCAST if SMP
47         select GENERIC_CPU_AUTOPROBE
48         select GENERIC_EARLY_IOREMAP
49         select GENERIC_IDLE_POLL_SETUP
50         select GENERIC_IRQ_PROBE
51         select GENERIC_IRQ_SHOW
52         select GENERIC_IRQ_SHOW_LEVEL
53         select GENERIC_PCI_IOMAP
54         select GENERIC_SCHED_CLOCK
55         select GENERIC_SMP_IDLE_THREAD
56         select GENERIC_STRNCPY_FROM_USER
57         select GENERIC_STRNLEN_USER
58         select HANDLE_DOMAIN_IRQ
59         select HARDIRQS_SW_RESEND
60         select HAVE_ARCH_AUDITSYSCALL if AEABI && !OABI_COMPAT
61         select HAVE_ARCH_BITREVERSE if (CPU_32v7M || CPU_32v7) && !CPU_32v6
62         select HAVE_ARCH_JUMP_LABEL if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
63         select HAVE_ARCH_KGDB if !CPU_ENDIAN_BE32 && MMU
64         select HAVE_ARCH_MMAP_RND_BITS if MMU
65         select HAVE_ARCH_SECCOMP_FILTER if AEABI && !OABI_COMPAT
66         select HAVE_ARCH_THREAD_STRUCT_WHITELIST
67         select HAVE_ARCH_TRACEHOOK
68         select HAVE_ARM_SMCCC if CPU_V7
69         select HAVE_EBPF_JIT if !CPU_ENDIAN_BE32
70         select HAVE_CONTEXT_TRACKING
71         select HAVE_C_RECORDMCOUNT
72         select HAVE_DEBUG_KMEMLEAK
73         select HAVE_DMA_CONTIGUOUS if MMU
74         select HAVE_DYNAMIC_FTRACE if !XIP_KERNEL && !CPU_ENDIAN_BE32 && MMU
75         select HAVE_DYNAMIC_FTRACE_WITH_REGS if HAVE_DYNAMIC_FTRACE
76         select HAVE_EFFICIENT_UNALIGNED_ACCESS if (CPU_V6 || CPU_V6K || CPU_V7) && MMU
77         select HAVE_EXIT_THREAD
78         select HAVE_FAST_GUP if ARM_LPAE
79         select HAVE_FTRACE_MCOUNT_RECORD if !XIP_KERNEL
80         select HAVE_FUNCTION_GRAPH_TRACER if !THUMB2_KERNEL && !CC_IS_CLANG
81         select HAVE_FUNCTION_TRACER if !XIP_KERNEL
82         select HAVE_GCC_PLUGINS
83         select HAVE_HW_BREAKPOINT if PERF_EVENTS && (CPU_V6 || CPU_V6K || CPU_V7)
84         select HAVE_IDE if PCI || ISA || PCMCIA
85         select HAVE_IRQ_TIME_ACCOUNTING
86         select HAVE_KERNEL_GZIP
87         select HAVE_KERNEL_LZ4
88         select HAVE_KERNEL_LZMA
89         select HAVE_KERNEL_LZO
90         select HAVE_KERNEL_XZ
91         select HAVE_KPROBES if !XIP_KERNEL && !CPU_ENDIAN_BE32 && !CPU_V7M
92         select HAVE_KRETPROBES if HAVE_KPROBES
93         select HAVE_MOD_ARCH_SPECIFIC
94         select HAVE_NMI
95         select HAVE_OPROFILE if HAVE_PERF_EVENTS
96         select HAVE_OPTPROBES if !THUMB2_KERNEL
97         select HAVE_PERF_EVENTS
98         select HAVE_PERF_REGS
99         select HAVE_PERF_USER_STACK_DUMP
100         select HAVE_RCU_TABLE_FREE if SMP && ARM_LPAE
101         select HAVE_REGS_AND_STACK_ACCESS_API
102         select HAVE_RSEQ
103         select HAVE_STACKPROTECTOR
104         select HAVE_SYSCALL_TRACEPOINTS
105         select HAVE_UID16
106         select HAVE_VIRT_CPU_ACCOUNTING_GEN
107         select IRQ_FORCED_THREADING
108         select MODULES_USE_ELF_REL
109         select NEED_DMA_MAP_STATE
110         select OF_EARLY_FLATTREE if OF
111         select OLD_SIGACTION
112         select OLD_SIGSUSPEND3
113         select PCI_SYSCALL if PCI
114         select PERF_USE_VMALLOC
115         select REFCOUNT_FULL
116         select RTC_LIB
117         select SYS_SUPPORTS_APM_EMULATION
118         # Above selects are sorted alphabetically; please add new ones
119         # according to that.  Thanks.
120         help
121           The ARM series is a line of low-power-consumption RISC chip designs
122           licensed by ARM Ltd and targeted at embedded applications and
123           handhelds such as the Compaq IPAQ.  ARM-based PCs are no longer
124           manufactured, but legacy ARM-based PC hardware remains popular in
125           Europe.  There is an ARM Linux project with a web page at
126           <http://www.arm.linux.org.uk/>.
127
128 config ARM_HAS_SG_CHAIN
129         bool
130
131 config ARM_DMA_USE_IOMMU
132         bool
133         select ARM_HAS_SG_CHAIN
134         select NEED_SG_DMA_LENGTH
135
136 if ARM_DMA_USE_IOMMU
137
138 config ARM_DMA_IOMMU_ALIGNMENT
139         int "Maximum PAGE_SIZE order of alignment for DMA IOMMU buffers"
140         range 4 9
141         default 8
142         help
143           DMA mapping framework by default aligns all buffers to the smallest
144           PAGE_SIZE order which is greater than or equal to the requested buffer
145           size. This works well for buffers up to a few hundreds kilobytes, but
146           for larger buffers it just a waste of address space. Drivers which has
147           relatively small addressing window (like 64Mib) might run out of
148           virtual space with just a few allocations.
149
150           With this parameter you can specify the maximum PAGE_SIZE order for
151           DMA IOMMU buffers. Larger buffers will be aligned only to this
152           specified order. The order is expressed as a power of two multiplied
153           by the PAGE_SIZE.
154
155 endif
156
157 config SYS_SUPPORTS_APM_EMULATION
158         bool
159
160 config HAVE_TCM
161         bool
162         select GENERIC_ALLOCATOR
163
164 config HAVE_PROC_CPU
165         bool
166
167 config NO_IOPORT_MAP
168         bool
169
170 config SBUS
171         bool
172
173 config STACKTRACE_SUPPORT
174         bool
175         default y
176
177 config LOCKDEP_SUPPORT
178         bool
179         default y
180
181 config TRACE_IRQFLAGS_SUPPORT
182         bool
183         default !CPU_V7M
184
185 config ARCH_HAS_ILOG2_U32
186         bool
187
188 config ARCH_HAS_ILOG2_U64
189         bool
190
191 config ARCH_HAS_BANDGAP
192         bool
193
194 config FIX_EARLYCON_MEM
195         def_bool y if MMU
196
197 config GENERIC_HWEIGHT
198         bool
199         default y
200
201 config GENERIC_CALIBRATE_DELAY
202         bool
203         default y
204
205 config ARCH_MAY_HAVE_PC_FDC
206         bool
207
208 config ZONE_DMA
209         bool
210
211 config ARCH_SUPPORTS_UPROBES
212         def_bool y
213
214 config ARCH_HAS_DMA_SET_COHERENT_MASK
215         bool
216
217 config GENERIC_ISA_DMA
218         bool
219
220 config FIQ
221         bool
222
223 config NEED_RET_TO_USER
224         bool
225
226 config ARCH_MTD_XIP
227         bool
228
229 config ARM_PATCH_PHYS_VIRT
230         bool "Patch physical to virtual translations at runtime" if EMBEDDED
231         default y
232         depends on !XIP_KERNEL && MMU
233         help
234           Patch phys-to-virt and virt-to-phys translation functions at
235           boot and module load time according to the position of the
236           kernel in system memory.
237
238           This can only be used with non-XIP MMU kernels where the base
239           of physical memory is at a 16MB boundary.
240
241           Only disable this option if you know that you do not require
242           this feature (eg, building a kernel for a single machine) and
243           you need to shrink the kernel to the minimal size.
244
245 config NEED_MACH_IO_H
246         bool
247         help
248           Select this when mach/io.h is required to provide special
249           definitions for this platform.  The need for mach/io.h should
250           be avoided when possible.
251
252 config NEED_MACH_MEMORY_H
253         bool
254         help
255           Select this when mach/memory.h is required to provide special
256           definitions for this platform.  The need for mach/memory.h should
257           be avoided when possible.
258
259 config PHYS_OFFSET
260         hex "Physical address of main memory" if MMU
261         depends on !ARM_PATCH_PHYS_VIRT
262         default DRAM_BASE if !MMU
263         default 0x00000000 if ARCH_EBSA110 || \
264                         ARCH_FOOTBRIDGE || \
265                         ARCH_INTEGRATOR || \
266                         ARCH_IOP13XX || \
267                         ARCH_KS8695 || \
268                         ARCH_REALVIEW
269         default 0x10000000 if ARCH_OMAP1 || ARCH_RPC
270         default 0x20000000 if ARCH_S5PV210
271         default 0xc0000000 if ARCH_SA1100
272         help
273           Please provide the physical address corresponding to the
274           location of main memory in your system.
275
276 config GENERIC_BUG
277         def_bool y
278         depends on BUG
279
280 config PGTABLE_LEVELS
281         int
282         default 3 if ARM_LPAE
283         default 2
284
285 menu "System Type"
286
287 config MMU
288         bool "MMU-based Paged Memory Management Support"
289         default y
290         help
291           Select if you want MMU-based virtualised addressing space
292           support by paged memory management. If unsure, say 'Y'.
293
294 config ARCH_MMAP_RND_BITS_MIN
295         default 8
296
297 config ARCH_MMAP_RND_BITS_MAX
298         default 14 if PAGE_OFFSET=0x40000000
299         default 15 if PAGE_OFFSET=0x80000000
300         default 16
301
302 #
303 # The "ARM system type" choice list is ordered alphabetically by option
304 # text.  Please add new entries in the option alphabetic order.
305 #
306 choice
307         prompt "ARM system type"
308         default ARM_SINGLE_ARMV7M if !MMU
309         default ARCH_MULTIPLATFORM if MMU
310
311 config ARCH_MULTIPLATFORM
312         bool "Allow multiple platforms to be selected"
313         depends on MMU
314         select ARM_HAS_SG_CHAIN
315         select ARM_PATCH_PHYS_VIRT
316         select AUTO_ZRELADDR
317         select TIMER_OF
318         select COMMON_CLK
319         select GENERIC_CLOCKEVENTS
320         select GENERIC_IRQ_MULTI_HANDLER
321         select HAVE_PCI
322         select PCI_DOMAINS_GENERIC if PCI
323         select SPARSE_IRQ
324         select USE_OF
325
326 config ARM_SINGLE_ARMV7M
327         bool "ARMv7-M based platforms (Cortex-M0/M3/M4)"
328         depends on !MMU
329         select ARM_NVIC
330         select AUTO_ZRELADDR
331         select TIMER_OF
332         select COMMON_CLK
333         select CPU_V7M
334         select GENERIC_CLOCKEVENTS
335         select NO_IOPORT_MAP
336         select SPARSE_IRQ
337         select USE_OF
338
339 config ARCH_EBSA110
340         bool "EBSA-110"
341         select ARCH_USES_GETTIMEOFFSET
342         select CPU_SA110
343         select ISA
344         select NEED_MACH_IO_H
345         select NEED_MACH_MEMORY_H
346         select NO_IOPORT_MAP
347         help
348           This is an evaluation board for the StrongARM processor available
349           from Digital. It has limited hardware on-board, including an
350           Ethernet interface, two PCMCIA sockets, two serial ports and a
351           parallel port.
352
353 config ARCH_EP93XX
354         bool "EP93xx-based"
355         select ARCH_SPARSEMEM_ENABLE
356         select ARM_AMBA
357         imply ARM_PATCH_PHYS_VIRT
358         select ARM_VIC
359         select AUTO_ZRELADDR
360         select CLKDEV_LOOKUP
361         select CLKSRC_MMIO
362         select CPU_ARM920T
363         select GENERIC_CLOCKEVENTS
364         select GPIOLIB
365         help
366           This enables support for the Cirrus EP93xx series of CPUs.
367
368 config ARCH_FOOTBRIDGE
369         bool "FootBridge"
370         select CPU_SA110
371         select FOOTBRIDGE
372         select GENERIC_CLOCKEVENTS
373         select HAVE_IDE
374         select NEED_MACH_IO_H if !MMU
375         select NEED_MACH_MEMORY_H
376         help
377           Support for systems based on the DC21285 companion chip
378           ("FootBridge"), such as the Simtec CATS and the Rebel NetWinder.
379
380 config ARCH_IOP13XX
381         bool "IOP13xx-based"
382         depends on MMU
383         select CPU_XSC3
384         select NEED_MACH_MEMORY_H
385         select NEED_RET_TO_USER
386         select FORCE_PCI
387         select PLAT_IOP
388         select VMSPLIT_1G
389         select SPARSE_IRQ
390         help
391           Support for Intel's IOP13XX (XScale) family of processors.
392
393 config ARCH_IOP32X
394         bool "IOP32x-based"
395         depends on MMU
396         select CPU_XSCALE
397         select GPIO_IOP
398         select GPIOLIB
399         select NEED_RET_TO_USER
400         select FORCE_PCI
401         select PLAT_IOP
402         help
403           Support for Intel's 80219 and IOP32X (XScale) family of
404           processors.
405
406 config ARCH_IOP33X
407         bool "IOP33x-based"
408         depends on MMU
409         select CPU_XSCALE
410         select GPIO_IOP
411         select GPIOLIB
412         select NEED_RET_TO_USER
413         select FORCE_PCI
414         select PLAT_IOP
415         help
416           Support for Intel's IOP33X (XScale) family of processors.
417
418 config ARCH_IXP4XX
419         bool "IXP4xx-based"
420         depends on MMU
421         select ARCH_HAS_DMA_SET_COHERENT_MASK
422         select ARCH_SUPPORTS_BIG_ENDIAN
423         select CPU_XSCALE
424         select DMABOUNCE if PCI
425         select GENERIC_CLOCKEVENTS
426         select GENERIC_IRQ_MULTI_HANDLER
427         select GPIO_IXP4XX
428         select GPIOLIB
429         select HAVE_PCI
430         select IXP4XX_IRQ
431         select IXP4XX_TIMER
432         select NEED_MACH_IO_H
433         select USB_EHCI_BIG_ENDIAN_DESC
434         select USB_EHCI_BIG_ENDIAN_MMIO
435         help
436           Support for Intel's IXP4XX (XScale) family of processors.
437
438 config ARCH_DOVE
439         bool "Marvell Dove"
440         select CPU_PJ4
441         select GENERIC_CLOCKEVENTS
442         select GENERIC_IRQ_MULTI_HANDLER
443         select GPIOLIB
444         select HAVE_PCI
445         select MVEBU_MBUS
446         select PINCTRL
447         select PINCTRL_DOVE
448         select PLAT_ORION_LEGACY
449         select SPARSE_IRQ
450         select PM_GENERIC_DOMAINS if PM
451         help
452           Support for the Marvell Dove SoC 88AP510
453
454 config ARCH_KS8695
455         bool "Micrel/Kendin KS8695"
456         select CLKSRC_MMIO
457         select CPU_ARM922T
458         select GENERIC_CLOCKEVENTS
459         select GPIOLIB
460         select NEED_MACH_MEMORY_H
461         help
462           Support for Micrel/Kendin KS8695 "Centaur" (ARM922T) based
463           System-on-Chip devices.
464
465 config ARCH_W90X900
466         bool "Nuvoton W90X900 CPU"
467         select CLKDEV_LOOKUP
468         select CLKSRC_MMIO
469         select CPU_ARM926T
470         select GENERIC_CLOCKEVENTS
471         select GPIOLIB
472         help
473           Support for Nuvoton (Winbond logic dept.) ARM9 processor,
474           At present, the w90x900 has been renamed nuc900, regarding
475           the ARM series product line, you can login the following
476           link address to know more.
477
478           <http://www.nuvoton.com/hq/enu/ProductAndSales/ProductLines/
479                 ConsumerElectronicsIC/ARMMicrocontroller/ARMMicrocontroller>
480
481 config ARCH_LPC32XX
482         bool "NXP LPC32XX"
483         select ARM_AMBA
484         select CLKDEV_LOOKUP
485         select CLKSRC_LPC32XX
486         select COMMON_CLK
487         select CPU_ARM926T
488         select GENERIC_CLOCKEVENTS
489         select GENERIC_IRQ_MULTI_HANDLER
490         select GPIOLIB
491         select SPARSE_IRQ
492         select USE_OF
493         help
494           Support for the NXP LPC32XX family of processors
495
496 config ARCH_PXA
497         bool "PXA2xx/PXA3xx-based"
498         depends on MMU
499         select ARCH_MTD_XIP
500         select ARM_CPU_SUSPEND if PM
501         select AUTO_ZRELADDR
502         select COMMON_CLK
503         select CLKDEV_LOOKUP
504         select CLKSRC_PXA
505         select CLKSRC_MMIO
506         select TIMER_OF
507         select CPU_XSCALE if !CPU_XSC3
508         select GENERIC_CLOCKEVENTS
509         select GENERIC_IRQ_MULTI_HANDLER
510         select GPIO_PXA
511         select GPIOLIB
512         select HAVE_IDE
513         select IRQ_DOMAIN
514         select PLAT_PXA
515         select SPARSE_IRQ
516         help
517           Support for Intel/Marvell's PXA2xx/PXA3xx processor line.
518
519 config ARCH_RPC
520         bool "RiscPC"
521         depends on MMU
522         select ARCH_ACORN
523         select ARCH_MAY_HAVE_PC_FDC
524         select ARCH_SPARSEMEM_ENABLE
525         select ARM_HAS_SG_CHAIN
526         select CPU_SA110
527         select FIQ
528         select HAVE_IDE
529         select HAVE_PATA_PLATFORM
530         select ISA_DMA_API
531         select NEED_MACH_IO_H
532         select NEED_MACH_MEMORY_H
533         select NO_IOPORT_MAP
534         help
535           On the Acorn Risc-PC, Linux can support the internal IDE disk and
536           CD-ROM interface, serial and parallel port, and the floppy drive.
537
538 config ARCH_SA1100
539         bool "SA1100-based"
540         select ARCH_MTD_XIP
541         select ARCH_SPARSEMEM_ENABLE
542         select CLKDEV_LOOKUP
543         select CLKSRC_MMIO
544         select CLKSRC_PXA
545         select TIMER_OF if OF
546         select COMMON_CLK
547         select CPU_FREQ
548         select CPU_SA1100
549         select GENERIC_CLOCKEVENTS
550         select GENERIC_IRQ_MULTI_HANDLER
551         select GPIOLIB
552         select HAVE_IDE
553         select IRQ_DOMAIN
554         select ISA
555         select NEED_MACH_MEMORY_H
556         select SPARSE_IRQ
557         help
558           Support for StrongARM 11x0 based boards.
559
560 config ARCH_S3C24XX
561         bool "Samsung S3C24XX SoCs"
562         select ATAGS
563         select CLKDEV_LOOKUP
564         select CLKSRC_SAMSUNG_PWM
565         select GENERIC_CLOCKEVENTS
566         select GPIO_SAMSUNG
567         select GPIOLIB
568         select GENERIC_IRQ_MULTI_HANDLER
569         select HAVE_S3C2410_I2C if I2C
570         select HAVE_S3C2410_WATCHDOG if WATCHDOG
571         select HAVE_S3C_RTC if RTC_CLASS
572         select NEED_MACH_IO_H
573         select SAMSUNG_ATAGS
574         select USE_OF
575         help
576           Samsung S3C2410, S3C2412, S3C2413, S3C2416, S3C2440, S3C2442, S3C2443
577           and S3C2450 SoCs based systems, such as the Simtec Electronics BAST
578           (<http://www.simtec.co.uk/products/EB110ITX/>), the IPAQ 1940 or the
579           Samsung SMDK2410 development board (and derivatives).
580
581 config ARCH_DAVINCI
582         bool "TI DaVinci"
583         select ARCH_HAS_HOLES_MEMORYMODEL
584         select COMMON_CLK
585         select CPU_ARM926T
586         select GENERIC_ALLOCATOR
587         select GENERIC_CLOCKEVENTS
588         select GENERIC_IRQ_CHIP
589         select GENERIC_IRQ_MULTI_HANDLER
590         select GPIOLIB
591         select HAVE_IDE
592         select PM_GENERIC_DOMAINS if PM
593         select PM_GENERIC_DOMAINS_OF if PM && OF
594         select REGMAP_MMIO
595         select RESET_CONTROLLER
596         select SPARSE_IRQ
597         select USE_OF
598         select ZONE_DMA
599         help
600           Support for TI's DaVinci platform.
601
602 config ARCH_OMAP1
603         bool "TI OMAP1"
604         depends on MMU
605         select ARCH_HAS_HOLES_MEMORYMODEL
606         select ARCH_OMAP
607         select CLKDEV_LOOKUP
608         select CLKSRC_MMIO
609         select GENERIC_CLOCKEVENTS
610         select GENERIC_IRQ_CHIP
611         select GENERIC_IRQ_MULTI_HANDLER
612         select GPIOLIB
613         select HAVE_IDE
614         select IRQ_DOMAIN
615         select NEED_MACH_IO_H if PCCARD
616         select NEED_MACH_MEMORY_H
617         select SPARSE_IRQ
618         help
619           Support for older TI OMAP1 (omap7xx, omap15xx or omap16xx)
620
621 endchoice
622
623 menu "Multiple platform selection"
624         depends on ARCH_MULTIPLATFORM
625
626 comment "CPU Core family selection"
627
628 config ARCH_MULTI_V4
629         bool "ARMv4 based platforms (FA526)"
630         depends on !ARCH_MULTI_V6_V7
631         select ARCH_MULTI_V4_V5
632         select CPU_FA526
633
634 config ARCH_MULTI_V4T
635         bool "ARMv4T based platforms (ARM720T, ARM920T, ...)"
636         depends on !ARCH_MULTI_V6_V7
637         select ARCH_MULTI_V4_V5
638         select CPU_ARM920T if !(CPU_ARM7TDMI || CPU_ARM720T || \
639                 CPU_ARM740T || CPU_ARM9TDMI || CPU_ARM922T || \
640                 CPU_ARM925T || CPU_ARM940T)
641
642 config ARCH_MULTI_V5
643         bool "ARMv5 based platforms (ARM926T, XSCALE, PJ1, ...)"
644         depends on !ARCH_MULTI_V6_V7
645         select ARCH_MULTI_V4_V5
646         select CPU_ARM926T if !(CPU_ARM946E || CPU_ARM1020 || \
647                 CPU_ARM1020E || CPU_ARM1022 || CPU_ARM1026 || \
648                 CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_FEROCEON)
649
650 config ARCH_MULTI_V4_V5
651         bool
652
653 config ARCH_MULTI_V6
654         bool "ARMv6 based platforms (ARM11)"
655         select ARCH_MULTI_V6_V7
656         select CPU_V6K
657
658 config ARCH_MULTI_V7
659         bool "ARMv7 based platforms (Cortex-A, PJ4, Scorpion, Krait)"
660         default y
661         select ARCH_MULTI_V6_V7
662         select CPU_V7
663         select HAVE_SMP
664
665 config ARCH_MULTI_V6_V7
666         bool
667         select MIGHT_HAVE_CACHE_L2X0
668
669 config ARCH_MULTI_CPU_AUTO
670         def_bool !(ARCH_MULTI_V4 || ARCH_MULTI_V4T || ARCH_MULTI_V6_V7)
671         select ARCH_MULTI_V5
672
673 endmenu
674
675 config ARCH_VIRT
676         bool "Dummy Virtual Machine"
677         depends on ARCH_MULTI_V7
678         select ARM_AMBA
679         select ARM_GIC
680         select ARM_GIC_V2M if PCI
681         select ARM_GIC_V3
682         select ARM_GIC_V3_ITS if PCI
683         select ARM_PSCI
684         select HAVE_ARM_ARCH_TIMER
685         select ARCH_SUPPORTS_BIG_ENDIAN
686
687 #
688 # This is sorted alphabetically by mach-* pathname.  However, plat-*
689 # Kconfigs may be included either alphabetically (according to the
690 # plat- suffix) or along side the corresponding mach-* source.
691 #
692 source "arch/arm/mach-actions/Kconfig"
693
694 source "arch/arm/mach-alpine/Kconfig"
695
696 source "arch/arm/mach-artpec/Kconfig"
697
698 source "arch/arm/mach-asm9260/Kconfig"
699
700 source "arch/arm/mach-aspeed/Kconfig"
701
702 source "arch/arm/mach-at91/Kconfig"
703
704 source "arch/arm/mach-axxia/Kconfig"
705
706 source "arch/arm/mach-bcm/Kconfig"
707
708 source "arch/arm/mach-berlin/Kconfig"
709
710 source "arch/arm/mach-clps711x/Kconfig"
711
712 source "arch/arm/mach-cns3xxx/Kconfig"
713
714 source "arch/arm/mach-davinci/Kconfig"
715
716 source "arch/arm/mach-digicolor/Kconfig"
717
718 source "arch/arm/mach-dove/Kconfig"
719
720 source "arch/arm/mach-ep93xx/Kconfig"
721
722 source "arch/arm/mach-exynos/Kconfig"
723 source "arch/arm/plat-samsung/Kconfig"
724
725 source "arch/arm/mach-footbridge/Kconfig"
726
727 source "arch/arm/mach-gemini/Kconfig"
728
729 source "arch/arm/mach-highbank/Kconfig"
730
731 source "arch/arm/mach-hisi/Kconfig"
732
733 source "arch/arm/mach-imx/Kconfig"
734
735 source "arch/arm/mach-integrator/Kconfig"
736
737 source "arch/arm/mach-iop13xx/Kconfig"
738
739 source "arch/arm/mach-iop32x/Kconfig"
740
741 source "arch/arm/mach-iop33x/Kconfig"
742
743 source "arch/arm/mach-ixp4xx/Kconfig"
744
745 source "arch/arm/mach-keystone/Kconfig"
746
747 source "arch/arm/mach-ks8695/Kconfig"
748
749 source "arch/arm/mach-mediatek/Kconfig"
750
751 source "arch/arm/mach-meson/Kconfig"
752
753 source "arch/arm/mach-milbeaut/Kconfig"
754
755 source "arch/arm/mach-mmp/Kconfig"
756
757 source "arch/arm/mach-moxart/Kconfig"
758
759 source "arch/arm/mach-mv78xx0/Kconfig"
760
761 source "arch/arm/mach-mvebu/Kconfig"
762
763 source "arch/arm/mach-mxs/Kconfig"
764
765 source "arch/arm/mach-nomadik/Kconfig"
766
767 source "arch/arm/mach-npcm/Kconfig"
768
769 source "arch/arm/mach-nspire/Kconfig"
770
771 source "arch/arm/plat-omap/Kconfig"
772
773 source "arch/arm/mach-omap1/Kconfig"
774
775 source "arch/arm/mach-omap2/Kconfig"
776
777 source "arch/arm/mach-orion5x/Kconfig"
778
779 source "arch/arm/mach-oxnas/Kconfig"
780
781 source "arch/arm/mach-picoxcell/Kconfig"
782
783 source "arch/arm/mach-prima2/Kconfig"
784
785 source "arch/arm/mach-pxa/Kconfig"
786 source "arch/arm/plat-pxa/Kconfig"
787
788 source "arch/arm/mach-qcom/Kconfig"
789
790 source "arch/arm/mach-rda/Kconfig"
791
792 source "arch/arm/mach-realview/Kconfig"
793
794 source "arch/arm/mach-rockchip/Kconfig"
795
796 source "arch/arm/mach-s3c24xx/Kconfig"
797
798 source "arch/arm/mach-s3c64xx/Kconfig"
799
800 source "arch/arm/mach-s5pv210/Kconfig"
801
802 source "arch/arm/mach-sa1100/Kconfig"
803
804 source "arch/arm/mach-shmobile/Kconfig"
805
806 source "arch/arm/mach-socfpga/Kconfig"
807
808 source "arch/arm/mach-spear/Kconfig"
809
810 source "arch/arm/mach-sti/Kconfig"
811
812 source "arch/arm/mach-stm32/Kconfig"
813
814 source "arch/arm/mach-sunxi/Kconfig"
815
816 source "arch/arm/mach-tango/Kconfig"
817
818 source "arch/arm/mach-tegra/Kconfig"
819
820 source "arch/arm/mach-u300/Kconfig"
821
822 source "arch/arm/mach-uniphier/Kconfig"
823
824 source "arch/arm/mach-ux500/Kconfig"
825
826 source "arch/arm/mach-versatile/Kconfig"
827
828 source "arch/arm/mach-vexpress/Kconfig"
829 source "arch/arm/plat-versatile/Kconfig"
830
831 source "arch/arm/mach-vt8500/Kconfig"
832
833 source "arch/arm/mach-w90x900/Kconfig"
834
835 source "arch/arm/mach-zx/Kconfig"
836
837 source "arch/arm/mach-zynq/Kconfig"
838
839 # ARMv7-M architecture
840 config ARCH_EFM32
841         bool "Energy Micro efm32"
842         depends on ARM_SINGLE_ARMV7M
843         select GPIOLIB
844         help
845           Support for Energy Micro's (now Silicon Labs) efm32 Giant Gecko
846           processors.
847
848 config ARCH_LPC18XX
849         bool "NXP LPC18xx/LPC43xx"
850         depends on ARM_SINGLE_ARMV7M
851         select ARCH_HAS_RESET_CONTROLLER
852         select ARM_AMBA
853         select CLKSRC_LPC32XX
854         select PINCTRL
855         help
856           Support for NXP's LPC18xx Cortex-M3 and LPC43xx Cortex-M4
857           high performance microcontrollers.
858
859 config ARCH_MPS2
860         bool "ARM MPS2 platform"
861         depends on ARM_SINGLE_ARMV7M
862         select ARM_AMBA
863         select CLKSRC_MPS2
864         help
865           Support for Cortex-M Prototyping System (or V2M-MPS2) which comes
866           with a range of available cores like Cortex-M3/M4/M7.
867
868           Please, note that depends which Application Note is used memory map
869           for the platform may vary, so adjustment of RAM base might be needed.
870
871 # Definitions to make life easier
872 config ARCH_ACORN
873         bool
874
875 config PLAT_IOP
876         bool
877         select GENERIC_CLOCKEVENTS
878
879 config PLAT_ORION
880         bool
881         select CLKSRC_MMIO
882         select COMMON_CLK
883         select GENERIC_IRQ_CHIP
884         select IRQ_DOMAIN
885
886 config PLAT_ORION_LEGACY
887         bool
888         select PLAT_ORION
889
890 config PLAT_PXA
891         bool
892
893 config PLAT_VERSATILE
894         bool
895
896 source "arch/arm/mm/Kconfig"
897
898 config IWMMXT
899         bool "Enable iWMMXt support"
900         depends on CPU_XSCALE || CPU_XSC3 || CPU_MOHAWK || CPU_PJ4 || CPU_PJ4B
901         default y if PXA27x || PXA3xx || ARCH_MMP || CPU_PJ4 || CPU_PJ4B
902         help
903           Enable support for iWMMXt context switching at run time if
904           running on a CPU that supports it.
905
906 if !MMU
907 source "arch/arm/Kconfig-nommu"
908 endif
909
910 config PJ4B_ERRATA_4742
911         bool "PJ4B Errata 4742: IDLE Wake Up Commands can Cause the CPU Core to Cease Operation"
912         depends on CPU_PJ4B && MACH_ARMADA_370
913         default y
914         help
915           When coming out of either a Wait for Interrupt (WFI) or a Wait for
916           Event (WFE) IDLE states, a specific timing sensitivity exists between
917           the retiring WFI/WFE instructions and the newly issued subsequent
918           instructions.  This sensitivity can result in a CPU hang scenario.
919           Workaround:
920           The software must insert either a Data Synchronization Barrier (DSB)
921           or Data Memory Barrier (DMB) command immediately after the WFI/WFE
922           instruction
923
924 config ARM_ERRATA_326103
925         bool "ARM errata: FSR write bit incorrect on a SWP to read-only memory"
926         depends on CPU_V6
927         help
928           Executing a SWP instruction to read-only memory does not set bit 11
929           of the FSR on the ARM 1136 prior to r1p0. This causes the kernel to
930           treat the access as a read, preventing a COW from occurring and
931           causing the faulting task to livelock.
932
933 config ARM_ERRATA_411920
934         bool "ARM errata: Invalidation of the Instruction Cache operation can fail"
935         depends on CPU_V6 || CPU_V6K
936         help
937           Invalidation of the Instruction Cache operation can
938           fail. This erratum is present in 1136 (before r1p4), 1156 and 1176.
939           It does not affect the MPCore. This option enables the ARM Ltd.
940           recommended workaround.
941
942 config ARM_ERRATA_430973
943         bool "ARM errata: Stale prediction on replaced interworking branch"
944         depends on CPU_V7
945         help
946           This option enables the workaround for the 430973 Cortex-A8
947           r1p* erratum. If a code sequence containing an ARM/Thumb
948           interworking branch is replaced with another code sequence at the
949           same virtual address, whether due to self-modifying code or virtual
950           to physical address re-mapping, Cortex-A8 does not recover from the
951           stale interworking branch prediction. This results in Cortex-A8
952           executing the new code sequence in the incorrect ARM or Thumb state.
953           The workaround enables the BTB/BTAC operations by setting ACTLR.IBE
954           and also flushes the branch target cache at every context switch.
955           Note that setting specific bits in the ACTLR register may not be
956           available in non-secure mode.
957
958 config ARM_ERRATA_458693
959         bool "ARM errata: Processor deadlock when a false hazard is created"
960         depends on CPU_V7
961         depends on !ARCH_MULTIPLATFORM
962         help
963           This option enables the workaround for the 458693 Cortex-A8 (r2p0)
964           erratum. For very specific sequences of memory operations, it is
965           possible for a hazard condition intended for a cache line to instead
966           be incorrectly associated with a different cache line. This false
967           hazard might then cause a processor deadlock. The workaround enables
968           the L1 caching of the NEON accesses and disables the PLD instruction
969           in the ACTLR register. Note that setting specific bits in the ACTLR
970           register may not be available in non-secure mode.
971
972 config ARM_ERRATA_460075
973         bool "ARM errata: Data written to the L2 cache can be overwritten with stale data"
974         depends on CPU_V7
975         depends on !ARCH_MULTIPLATFORM
976         help
977           This option enables the workaround for the 460075 Cortex-A8 (r2p0)
978           erratum. Any asynchronous access to the L2 cache may encounter a
979           situation in which recent store transactions to the L2 cache are lost
980           and overwritten with stale memory contents from external memory. The
981           workaround disables the write-allocate mode for the L2 cache via the
982           ACTLR register. Note that setting specific bits in the ACTLR register
983           may not be available in non-secure mode.
984
985 config ARM_ERRATA_742230
986         bool "ARM errata: DMB operation may be faulty"
987         depends on CPU_V7 && SMP
988         depends on !ARCH_MULTIPLATFORM
989         help
990           This option enables the workaround for the 742230 Cortex-A9
991           (r1p0..r2p2) erratum. Under rare circumstances, a DMB instruction
992           between two write operations may not ensure the correct visibility
993           ordering of the two writes. This workaround sets a specific bit in
994           the diagnostic register of the Cortex-A9 which causes the DMB
995           instruction to behave as a DSB, ensuring the correct behaviour of
996           the two writes.
997
998 config ARM_ERRATA_742231
999         bool "ARM errata: Incorrect hazard handling in the SCU may lead to data corruption"
1000         depends on CPU_V7 && SMP
1001         depends on !ARCH_MULTIPLATFORM
1002         help
1003           This option enables the workaround for the 742231 Cortex-A9
1004           (r2p0..r2p2) erratum. Under certain conditions, specific to the
1005           Cortex-A9 MPCore micro-architecture, two CPUs working in SMP mode,
1006           accessing some data located in the same cache line, may get corrupted
1007           data due to bad handling of the address hazard when the line gets
1008           replaced from one of the CPUs at the same time as another CPU is
1009           accessing it. This workaround sets specific bits in the diagnostic
1010           register of the Cortex-A9 which reduces the linefill issuing
1011           capabilities of the processor.
1012
1013 config ARM_ERRATA_643719
1014         bool "ARM errata: LoUIS bit field in CLIDR register is incorrect"
1015         depends on CPU_V7 && SMP
1016         default y
1017         help
1018           This option enables the workaround for the 643719 Cortex-A9 (prior to
1019           r1p0) erratum. On affected cores the LoUIS bit field of the CLIDR
1020           register returns zero when it should return one. The workaround
1021           corrects this value, ensuring cache maintenance operations which use
1022           it behave as intended and avoiding data corruption.
1023
1024 config ARM_ERRATA_720789
1025         bool "ARM errata: TLBIASIDIS and TLBIMVAIS operations can broadcast a faulty ASID"
1026         depends on CPU_V7
1027         help
1028           This option enables the workaround for the 720789 Cortex-A9 (prior to
1029           r2p0) erratum. A faulty ASID can be sent to the other CPUs for the
1030           broadcasted CP15 TLB maintenance operations TLBIASIDIS and TLBIMVAIS.
1031           As a consequence of this erratum, some TLB entries which should be
1032           invalidated are not, resulting in an incoherency in the system page
1033           tables. The workaround changes the TLB flushing routines to invalidate
1034           entries regardless of the ASID.
1035
1036 config ARM_ERRATA_743622
1037         bool "ARM errata: Faulty hazard checking in the Store Buffer may lead to data corruption"
1038         depends on CPU_V7
1039         depends on !ARCH_MULTIPLATFORM
1040         help
1041           This option enables the workaround for the 743622 Cortex-A9
1042           (r2p*) erratum. Under very rare conditions, a faulty
1043           optimisation in the Cortex-A9 Store Buffer may lead to data
1044           corruption. This workaround sets a specific bit in the diagnostic
1045           register of the Cortex-A9 which disables the Store Buffer
1046           optimisation, preventing the defect from occurring. This has no
1047           visible impact on the overall performance or power consumption of the
1048           processor.
1049
1050 config ARM_ERRATA_751472
1051         bool "ARM errata: Interrupted ICIALLUIS may prevent completion of broadcasted operation"
1052         depends on CPU_V7
1053         depends on !ARCH_MULTIPLATFORM
1054         help
1055           This option enables the workaround for the 751472 Cortex-A9 (prior
1056           to r3p0) erratum. An interrupted ICIALLUIS operation may prevent the
1057           completion of a following broadcasted operation if the second
1058           operation is received by a CPU before the ICIALLUIS has completed,
1059           potentially leading to corrupted entries in the cache or TLB.
1060
1061 config ARM_ERRATA_754322
1062         bool "ARM errata: possible faulty MMU translations following an ASID switch"
1063         depends on CPU_V7
1064         help
1065           This option enables the workaround for the 754322 Cortex-A9 (r2p*,
1066           r3p*) erratum. A speculative memory access may cause a page table walk
1067           which starts prior to an ASID switch but completes afterwards. This
1068           can populate the micro-TLB with a stale entry which may be hit with
1069           the new ASID. This workaround places two dsb instructions in the mm
1070           switching code so that no page table walks can cross the ASID switch.
1071
1072 config ARM_ERRATA_754327
1073         bool "ARM errata: no automatic Store Buffer drain"
1074         depends on CPU_V7 && SMP
1075         help
1076           This option enables the workaround for the 754327 Cortex-A9 (prior to
1077           r2p0) erratum. The Store Buffer does not have any automatic draining
1078           mechanism and therefore a livelock may occur if an external agent
1079           continuously polls a memory location waiting to observe an update.
1080           This workaround defines cpu_relax() as smp_mb(), preventing correctly
1081           written polling loops from denying visibility of updates to memory.
1082
1083 config ARM_ERRATA_364296
1084         bool "ARM errata: Possible cache data corruption with hit-under-miss enabled"
1085         depends on CPU_V6
1086         help
1087           This options enables the workaround for the 364296 ARM1136
1088           r0p2 erratum (possible cache data corruption with
1089           hit-under-miss enabled). It sets the undocumented bit 31 in
1090           the auxiliary control register and the FI bit in the control
1091           register, thus disabling hit-under-miss without putting the
1092           processor into full low interrupt latency mode. ARM11MPCore
1093           is not affected.
1094
1095 config ARM_ERRATA_764369
1096         bool "ARM errata: Data cache line maintenance operation by MVA may not succeed"
1097         depends on CPU_V7 && SMP
1098         help
1099           This option enables the workaround for erratum 764369
1100           affecting Cortex-A9 MPCore with two or more processors (all
1101           current revisions). Under certain timing circumstances, a data
1102           cache line maintenance operation by MVA targeting an Inner
1103           Shareable memory region may fail to proceed up to either the
1104           Point of Coherency or to the Point of Unification of the
1105           system. This workaround adds a DSB instruction before the
1106           relevant cache maintenance functions and sets a specific bit
1107           in the diagnostic control register of the SCU.
1108
1109 config ARM_ERRATA_775420
1110        bool "ARM errata: A data cache maintenance operation which aborts, might lead to deadlock"
1111        depends on CPU_V7
1112        help
1113          This option enables the workaround for the 775420 Cortex-A9 (r2p2,
1114          r2p6,r2p8,r2p10,r3p0) erratum. In case a date cache maintenance
1115          operation aborts with MMU exception, it might cause the processor
1116          to deadlock. This workaround puts DSB before executing ISB if
1117          an abort may occur on cache maintenance.
1118
1119 config ARM_ERRATA_798181
1120         bool "ARM errata: TLBI/DSB failure on Cortex-A15"
1121         depends on CPU_V7 && SMP
1122         help
1123           On Cortex-A15 (r0p0..r3p2) the TLBI*IS/DSB operations are not
1124           adequately shooting down all use of the old entries. This
1125           option enables the Linux kernel workaround for this erratum
1126           which sends an IPI to the CPUs that are running the same ASID
1127           as the one being invalidated.
1128
1129 config ARM_ERRATA_773022
1130         bool "ARM errata: incorrect instructions may be executed from loop buffer"
1131         depends on CPU_V7
1132         help
1133           This option enables the workaround for the 773022 Cortex-A15
1134           (up to r0p4) erratum. In certain rare sequences of code, the
1135           loop buffer may deliver incorrect instructions. This
1136           workaround disables the loop buffer to avoid the erratum.
1137
1138 config ARM_ERRATA_818325_852422
1139         bool "ARM errata: A12: some seqs of opposed cond code instrs => deadlock or corruption"
1140         depends on CPU_V7
1141         help
1142           This option enables the workaround for:
1143           - Cortex-A12 818325: Execution of an UNPREDICTABLE STR or STM
1144             instruction might deadlock.  Fixed in r0p1.
1145           - Cortex-A12 852422: Execution of a sequence of instructions might
1146             lead to either a data corruption or a CPU deadlock.  Not fixed in
1147             any Cortex-A12 cores yet.
1148           This workaround for all both errata involves setting bit[12] of the
1149           Feature Register. This bit disables an optimisation applied to a
1150           sequence of 2 instructions that use opposing condition codes.
1151
1152 config ARM_ERRATA_821420
1153         bool "ARM errata: A12: sequence of VMOV to core registers might lead to a dead lock"
1154         depends on CPU_V7
1155         help
1156           This option enables the workaround for the 821420 Cortex-A12
1157           (all revs) erratum. In very rare timing conditions, a sequence
1158           of VMOV to Core registers instructions, for which the second
1159           one is in the shadow of a branch or abort, can lead to a
1160           deadlock when the VMOV instructions are issued out-of-order.
1161
1162 config ARM_ERRATA_825619
1163         bool "ARM errata: A12: DMB NSHST/ISHST mixed ... might cause deadlock"
1164         depends on CPU_V7
1165         help
1166           This option enables the workaround for the 825619 Cortex-A12
1167           (all revs) erratum. Within rare timing constraints, executing a
1168           DMB NSHST or DMB ISHST instruction followed by a mix of Cacheable
1169           and Device/Strongly-Ordered loads and stores might cause deadlock
1170
1171 config ARM_ERRATA_857271
1172         bool "ARM errata: A12: CPU might deadlock under some very rare internal conditions"
1173         depends on CPU_V7
1174         help
1175           This option enables the workaround for the 857271 Cortex-A12
1176           (all revs) erratum. Under very rare timing conditions, the CPU might
1177           hang. The workaround is expected to have a < 1% performance impact.
1178
1179 config ARM_ERRATA_852421
1180         bool "ARM errata: A17: DMB ST might fail to create order between stores"
1181         depends on CPU_V7
1182         help
1183           This option enables the workaround for the 852421 Cortex-A17
1184           (r1p0, r1p1, r1p2) erratum. Under very rare timing conditions,
1185           execution of a DMB ST instruction might fail to properly order
1186           stores from GroupA and stores from GroupB.
1187
1188 config ARM_ERRATA_852423
1189         bool "ARM errata: A17: some seqs of opposed cond code instrs => deadlock or corruption"
1190         depends on CPU_V7
1191         help
1192           This option enables the workaround for:
1193           - Cortex-A17 852423: Execution of a sequence of instructions might
1194             lead to either a data corruption or a CPU deadlock.  Not fixed in
1195             any Cortex-A17 cores yet.
1196           This is identical to Cortex-A12 erratum 852422.  It is a separate
1197           config option from the A12 erratum due to the way errata are checked
1198           for and handled.
1199
1200 config ARM_ERRATA_857272
1201         bool "ARM errata: A17: CPU might deadlock under some very rare internal conditions"
1202         depends on CPU_V7
1203         help
1204           This option enables the workaround for the 857272 Cortex-A17 erratum.
1205           This erratum is not known to be fixed in any A17 revision.
1206           This is identical to Cortex-A12 erratum 857271.  It is a separate
1207           config option from the A12 erratum due to the way errata are checked
1208           for and handled.
1209
1210 endmenu
1211
1212 source "arch/arm/common/Kconfig"
1213
1214 menu "Bus support"
1215
1216 config ISA
1217         bool
1218         help
1219           Find out whether you have ISA slots on your motherboard.  ISA is the
1220           name of a bus system, i.e. the way the CPU talks to the other stuff
1221           inside your box.  Other bus systems are PCI, EISA, MicroChannel
1222           (MCA) or VESA.  ISA is an older system, now being displaced by PCI;
1223           newer boards don't support it.  If you have ISA, say Y, otherwise N.
1224
1225 # Select ISA DMA controller support
1226 config ISA_DMA
1227         bool
1228         select ISA_DMA_API
1229
1230 # Select ISA DMA interface
1231 config ISA_DMA_API
1232         bool
1233
1234 config PCI_NANOENGINE
1235         bool "BSE nanoEngine PCI support"
1236         depends on SA1100_NANOENGINE
1237         help
1238           Enable PCI on the BSE nanoEngine board.
1239
1240 config PCI_HOST_ITE8152
1241         bool
1242         depends on PCI && MACH_ARMCORE
1243         default y
1244         select DMABOUNCE
1245
1246 config ARM_ERRATA_814220
1247         bool "ARM errata: Cache maintenance by set/way operations can execute out of order"
1248         depends on CPU_V7
1249         help
1250           The v7 ARM states that all cache and branch predictor maintenance
1251           operations that do not specify an address execute, relative to
1252           each other, in program order.
1253           However, because of this erratum, an L2 set/way cache maintenance
1254           operation can overtake an L1 set/way cache maintenance operation.
1255           This ERRATA only affected the Cortex-A7 and present in r0p2, r0p3,
1256           r0p4, r0p5.
1257
1258 endmenu
1259
1260 menu "Kernel Features"
1261
1262 config HAVE_SMP
1263         bool
1264         help
1265           This option should be selected by machines which have an SMP-
1266           capable CPU.
1267
1268           The only effect of this option is to make the SMP-related
1269           options available to the user for configuration.
1270
1271 config SMP
1272         bool "Symmetric Multi-Processing"
1273         depends on CPU_V6K || CPU_V7
1274         depends on GENERIC_CLOCKEVENTS
1275         depends on HAVE_SMP
1276         depends on MMU || ARM_MPU
1277         select IRQ_WORK
1278         help
1279           This enables support for systems with more than one CPU. If you have
1280           a system with only one CPU, say N. If you have a system with more
1281           than one CPU, say Y.
1282
1283           If you say N here, the kernel will run on uni- and multiprocessor
1284           machines, but will use only one CPU of a multiprocessor machine. If
1285           you say Y here, the kernel will run on many, but not all,
1286           uniprocessor machines. On a uniprocessor machine, the kernel
1287           will run faster if you say N here.
1288
1289           See also <file:Documentation/x86/i386/IO-APIC.rst>,
1290           <file:Documentation/admin-guide/lockup-watchdogs.rst> and the SMP-HOWTO available at
1291           <http://tldp.org/HOWTO/SMP-HOWTO.html>.
1292
1293           If you don't know what to do here, say N.
1294
1295 config SMP_ON_UP
1296         bool "Allow booting SMP kernel on uniprocessor systems"
1297         depends on SMP && !XIP_KERNEL && MMU
1298         default y
1299         help
1300           SMP kernels contain instructions which fail on non-SMP processors.
1301           Enabling this option allows the kernel to modify itself to make
1302           these instructions safe.  Disabling it allows about 1K of space
1303           savings.
1304
1305           If you don't know what to do here, say Y.
1306
1307 config ARM_CPU_TOPOLOGY
1308         bool "Support cpu topology definition"
1309         depends on SMP && CPU_V7
1310         default y
1311         help
1312           Support ARM cpu topology definition. The MPIDR register defines
1313           affinity between processors which is then used to describe the cpu
1314           topology of an ARM System.
1315
1316 config SCHED_MC
1317         bool "Multi-core scheduler support"
1318         depends on ARM_CPU_TOPOLOGY
1319         help
1320           Multi-core scheduler support improves the CPU scheduler's decision
1321           making when dealing with multi-core CPU chips at a cost of slightly
1322           increased overhead in some places. If unsure say N here.
1323
1324 config SCHED_SMT
1325         bool "SMT scheduler support"
1326         depends on ARM_CPU_TOPOLOGY
1327         help
1328           Improves the CPU scheduler's decision making when dealing with
1329           MultiThreading at a cost of slightly increased overhead in some
1330           places. If unsure say N here.
1331
1332 config HAVE_ARM_SCU
1333         bool
1334         help
1335           This option enables support for the ARM snoop control unit
1336
1337 config HAVE_ARM_ARCH_TIMER
1338         bool "Architected timer support"
1339         depends on CPU_V7
1340         select ARM_ARCH_TIMER
1341         select GENERIC_CLOCKEVENTS
1342         help
1343           This option enables support for the ARM architected timer
1344
1345 config HAVE_ARM_TWD
1346         bool
1347         help
1348           This options enables support for the ARM timer and watchdog unit
1349
1350 config MCPM
1351         bool "Multi-Cluster Power Management"
1352         depends on CPU_V7 && SMP
1353         help
1354           This option provides the common power management infrastructure
1355           for (multi-)cluster based systems, such as big.LITTLE based
1356           systems.
1357
1358 config MCPM_QUAD_CLUSTER
1359         bool
1360         depends on MCPM
1361         help
1362           To avoid wasting resources unnecessarily, MCPM only supports up
1363           to 2 clusters by default.
1364           Platforms with 3 or 4 clusters that use MCPM must select this
1365           option to allow the additional clusters to be managed.
1366
1367 config BIG_LITTLE
1368         bool "big.LITTLE support (Experimental)"
1369         depends on CPU_V7 && SMP
1370         select MCPM
1371         help
1372           This option enables support selections for the big.LITTLE
1373           system architecture.
1374
1375 config BL_SWITCHER
1376         bool "big.LITTLE switcher support"
1377         depends on BIG_LITTLE && MCPM && HOTPLUG_CPU && ARM_GIC
1378         select CPU_PM
1379         help
1380           The big.LITTLE "switcher" provides the core functionality to
1381           transparently handle transition between a cluster of A15's
1382           and a cluster of A7's in a big.LITTLE system.
1383
1384 config BL_SWITCHER_DUMMY_IF
1385         tristate "Simple big.LITTLE switcher user interface"
1386         depends on BL_SWITCHER && DEBUG_KERNEL
1387         help
1388           This is a simple and dummy char dev interface to control
1389           the big.LITTLE switcher core code.  It is meant for
1390           debugging purposes only.
1391
1392 choice
1393         prompt "Memory split"
1394         depends on MMU
1395         default VMSPLIT_3G
1396         help
1397           Select the desired split between kernel and user memory.
1398
1399           If you are not absolutely sure what you are doing, leave this
1400           option alone!
1401
1402         config VMSPLIT_3G
1403                 bool "3G/1G user/kernel split"
1404         config VMSPLIT_3G_OPT
1405                 depends on !ARM_LPAE
1406                 bool "3G/1G user/kernel split (for full 1G low memory)"
1407         config VMSPLIT_2G
1408                 bool "2G/2G user/kernel split"
1409         config VMSPLIT_1G
1410                 bool "1G/3G user/kernel split"
1411 endchoice
1412
1413 config PAGE_OFFSET
1414         hex
1415         default PHYS_OFFSET if !MMU
1416         default 0x40000000 if VMSPLIT_1G
1417         default 0x80000000 if VMSPLIT_2G
1418         default 0xB0000000 if VMSPLIT_3G_OPT
1419         default 0xC0000000
1420
1421 config NR_CPUS
1422         int "Maximum number of CPUs (2-32)"
1423         range 2 32
1424         depends on SMP
1425         default "4"
1426
1427 config HOTPLUG_CPU
1428         bool "Support for hot-pluggable CPUs"
1429         depends on SMP
1430         select GENERIC_IRQ_MIGRATION
1431         help
1432           Say Y here to experiment with turning CPUs off and on.  CPUs
1433           can be controlled through /sys/devices/system/cpu.
1434
1435 config ARM_PSCI
1436         bool "Support for the ARM Power State Coordination Interface (PSCI)"
1437         depends on HAVE_ARM_SMCCC
1438         select ARM_PSCI_FW
1439         help
1440           Say Y here if you want Linux to communicate with system firmware
1441           implementing the PSCI specification for CPU-centric power
1442           management operations described in ARM document number ARM DEN
1443           0022A ("Power State Coordination Interface System Software on
1444           ARM processors").
1445
1446 # The GPIO number here must be sorted by descending number. In case of
1447 # a multiplatform kernel, we just want the highest value required by the
1448 # selected platforms.
1449 config ARCH_NR_GPIO
1450         int
1451         default 2048 if ARCH_SOCFPGA
1452         default 1024 if ARCH_BRCMSTB || ARCH_RENESAS || ARCH_TEGRA || \
1453                 ARCH_ZYNQ
1454         default 512 if ARCH_EXYNOS || ARCH_KEYSTONE || SOC_OMAP5 || \
1455                 SOC_DRA7XX || ARCH_S3C24XX || ARCH_S3C64XX || ARCH_S5PV210
1456         default 416 if ARCH_SUNXI
1457         default 392 if ARCH_U8500
1458         default 352 if ARCH_VT8500
1459         default 288 if ARCH_ROCKCHIP
1460         default 264 if MACH_H4700
1461         default 0
1462         help
1463           Maximum number of GPIOs in the system.
1464
1465           If unsure, leave the default value.
1466
1467 config HZ_FIXED
1468         int
1469         default 200 if ARCH_EBSA110
1470         default 128 if SOC_AT91RM9200
1471         default 0
1472
1473 choice
1474         depends on HZ_FIXED = 0
1475         prompt "Timer frequency"
1476
1477 config HZ_100
1478         bool "100 Hz"
1479
1480 config HZ_200
1481         bool "200 Hz"
1482
1483 config HZ_250
1484         bool "250 Hz"
1485
1486 config HZ_300
1487         bool "300 Hz"
1488
1489 config HZ_500
1490         bool "500 Hz"
1491
1492 config HZ_1000
1493         bool "1000 Hz"
1494
1495 endchoice
1496
1497 config HZ
1498         int
1499         default HZ_FIXED if HZ_FIXED != 0
1500         default 100 if HZ_100
1501         default 200 if HZ_200
1502         default 250 if HZ_250
1503         default 300 if HZ_300
1504         default 500 if HZ_500
1505         default 1000
1506
1507 config SCHED_HRTICK
1508         def_bool HIGH_RES_TIMERS
1509
1510 config THUMB2_KERNEL
1511         bool "Compile the kernel in Thumb-2 mode" if !CPU_THUMBONLY
1512         depends on (CPU_V7 || CPU_V7M) && !CPU_V6 && !CPU_V6K
1513         default y if CPU_THUMBONLY
1514         select ARM_UNWIND
1515         help
1516           By enabling this option, the kernel will be compiled in
1517           Thumb-2 mode.
1518
1519           If unsure, say N.
1520
1521 config THUMB2_AVOID_R_ARM_THM_JUMP11
1522         bool "Work around buggy Thumb-2 short branch relocations in gas"
1523         depends on THUMB2_KERNEL && MODULES
1524         default y
1525         help
1526           Various binutils versions can resolve Thumb-2 branches to
1527           locally-defined, preemptible global symbols as short-range "b.n"
1528           branch instructions.
1529
1530           This is a problem, because there's no guarantee the final
1531           destination of the symbol, or any candidate locations for a
1532           trampoline, are within range of the branch.  For this reason, the
1533           kernel does not support fixing up the R_ARM_THM_JUMP11 (102)
1534           relocation in modules at all, and it makes little sense to add
1535           support.
1536
1537           The symptom is that the kernel fails with an "unsupported
1538           relocation" error when loading some modules.
1539
1540           Until fixed tools are available, passing
1541           -fno-optimize-sibling-calls to gcc should prevent gcc generating
1542           code which hits this problem, at the cost of a bit of extra runtime
1543           stack usage in some cases.
1544
1545           The problem is described in more detail at:
1546               https://bugs.launchpad.net/binutils-linaro/+bug/725126
1547
1548           Only Thumb-2 kernels are affected.
1549
1550           Unless you are sure your tools don't have this problem, say Y.
1551
1552 config ARM_PATCH_IDIV
1553         bool "Runtime patch udiv/sdiv instructions into __aeabi_{u}idiv()"
1554         depends on CPU_32v7 && !XIP_KERNEL
1555         default y
1556         help
1557           The ARM compiler inserts calls to __aeabi_idiv() and
1558           __aeabi_uidiv() when it needs to perform division on signed
1559           and unsigned integers. Some v7 CPUs have support for the sdiv
1560           and udiv instructions that can be used to implement those
1561           functions.
1562
1563           Enabling this option allows the kernel to modify itself to
1564           replace the first two instructions of these library functions
1565           with the sdiv or udiv plus "bx lr" instructions when the CPU
1566           it is running on supports them. Typically this will be faster
1567           and less power intensive than running the original library
1568           code to do integer division.
1569
1570 config AEABI
1571         bool "Use the ARM EABI to compile the kernel" if !CPU_V7 && \
1572                 !CPU_V7M && !CPU_V6 && !CPU_V6K && !CC_IS_CLANG
1573         default CPU_V7 || CPU_V7M || CPU_V6 || CPU_V6K || CC_IS_CLANG
1574         help
1575           This option allows for the kernel to be compiled using the latest
1576           ARM ABI (aka EABI).  This is only useful if you are using a user
1577           space environment that is also compiled with EABI.
1578
1579           Since there are major incompatibilities between the legacy ABI and
1580           EABI, especially with regard to structure member alignment, this
1581           option also changes the kernel syscall calling convention to
1582           disambiguate both ABIs and allow for backward compatibility support
1583           (selected with CONFIG_OABI_COMPAT).
1584
1585           To use this you need GCC version 4.0.0 or later.
1586
1587 config OABI_COMPAT
1588         bool "Allow old ABI binaries to run with this kernel (EXPERIMENTAL)"
1589         depends on AEABI && !THUMB2_KERNEL
1590         help
1591           This option preserves the old syscall interface along with the
1592           new (ARM EABI) one. It also provides a compatibility layer to
1593           intercept syscalls that have structure arguments which layout
1594           in memory differs between the legacy ABI and the new ARM EABI
1595           (only for non "thumb" binaries). This option adds a tiny
1596           overhead to all syscalls and produces a slightly larger kernel.
1597
1598           The seccomp filter system will not be available when this is
1599           selected, since there is no way yet to sensibly distinguish
1600           between calling conventions during filtering.
1601
1602           If you know you'll be using only pure EABI user space then you
1603           can say N here. If this option is not selected and you attempt
1604           to execute a legacy ABI binary then the result will be
1605           UNPREDICTABLE (in fact it can be predicted that it won't work
1606           at all). If in doubt say N.
1607
1608 config ARCH_HAS_HOLES_MEMORYMODEL
1609         bool
1610
1611 config ARCH_SPARSEMEM_ENABLE
1612         bool
1613
1614 config ARCH_SPARSEMEM_DEFAULT
1615         def_bool ARCH_SPARSEMEM_ENABLE
1616
1617 config HAVE_ARCH_PFN_VALID
1618         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
1619
1620 config HIGHMEM
1621         bool "High Memory Support"
1622         depends on MMU
1623         help
1624           The address space of ARM processors is only 4 Gigabytes large
1625           and it has to accommodate user address space, kernel address
1626           space as well as some memory mapped IO. That means that, if you
1627           have a large amount of physical memory and/or IO, not all of the
1628           memory can be "permanently mapped" by the kernel. The physical
1629           memory that is not permanently mapped is called "high memory".
1630
1631           Depending on the selected kernel/user memory split, minimum
1632           vmalloc space and actual amount of RAM, you may not need this
1633           option which should result in a slightly faster kernel.
1634
1635           If unsure, say n.
1636
1637 config HIGHPTE
1638         bool "Allocate 2nd-level pagetables from highmem" if EXPERT
1639         depends on HIGHMEM
1640         default y
1641         help
1642           The VM uses one page of physical memory for each page table.
1643           For systems with a lot of processes, this can use a lot of
1644           precious low memory, eventually leading to low memory being
1645           consumed by page tables.  Setting this option will allow
1646           user-space 2nd level page tables to reside in high memory.
1647
1648 config CPU_SW_DOMAIN_PAN
1649         bool "Enable use of CPU domains to implement privileged no-access"
1650         depends on MMU && !ARM_LPAE
1651         default y
1652         help
1653           Increase kernel security by ensuring that normal kernel accesses
1654           are unable to access userspace addresses.  This can help prevent
1655           use-after-free bugs becoming an exploitable privilege escalation
1656           by ensuring that magic values (such as LIST_POISON) will always
1657           fault when dereferenced.
1658
1659           CPUs with low-vector mappings use a best-efforts implementation.
1660           Their lower 1MB needs to remain accessible for the vectors, but
1661           the remainder of userspace will become appropriately inaccessible.
1662
1663 config HW_PERF_EVENTS
1664         def_bool y
1665         depends on ARM_PMU
1666
1667 config SYS_SUPPORTS_HUGETLBFS
1668        def_bool y
1669        depends on ARM_LPAE
1670
1671 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
1672        def_bool y
1673        depends on ARM_LPAE
1674
1675 config ARCH_WANT_GENERAL_HUGETLB
1676         def_bool y
1677
1678 config ARM_MODULE_PLTS
1679         bool "Use PLTs to allow module memory to spill over into vmalloc area"
1680         depends on MODULES
1681         default y
1682         help
1683           Allocate PLTs when loading modules so that jumps and calls whose
1684           targets are too far away for their relative offsets to be encoded
1685           in the instructions themselves can be bounced via veneers in the
1686           module's PLT. This allows modules to be allocated in the generic
1687           vmalloc area after the dedicated module memory area has been
1688           exhausted. The modules will use slightly more memory, but after
1689           rounding up to page size, the actual memory footprint is usually
1690           the same.
1691
1692           Disabling this is usually safe for small single-platform
1693           configurations. If unsure, say y.
1694
1695 config FORCE_MAX_ZONEORDER
1696         int "Maximum zone order"
1697         default "12" if SOC_AM33XX
1698         default "9" if SA1111 || ARCH_EFM32
1699         default "11"
1700         help
1701           The kernel memory allocator divides physically contiguous memory
1702           blocks into "zones", where each zone is a power of two number of
1703           pages.  This option selects the largest power of two that the kernel
1704           keeps in the memory allocator.  If you need to allocate very large
1705           blocks of physically contiguous memory, then you may need to
1706           increase this value.
1707
1708           This config option is actually maximum order plus one. For example,
1709           a value of 11 means that the largest free memory block is 2^10 pages.
1710
1711 config ALIGNMENT_TRAP
1712         bool
1713         depends on CPU_CP15_MMU
1714         default y if !ARCH_EBSA110
1715         select HAVE_PROC_CPU if PROC_FS
1716         help
1717           ARM processors cannot fetch/store information which is not
1718           naturally aligned on the bus, i.e., a 4 byte fetch must start at an
1719           address divisible by 4. On 32-bit ARM processors, these non-aligned
1720           fetch/store instructions will be emulated in software if you say
1721           here, which has a severe performance impact. This is necessary for
1722           correct operation of some network protocols. With an IP-only
1723           configuration it is safe to say N, otherwise say Y.
1724
1725 config UACCESS_WITH_MEMCPY
1726         bool "Use kernel mem{cpy,set}() for {copy_to,clear}_user()"
1727         depends on MMU
1728         default y if CPU_FEROCEON
1729         help
1730           Implement faster copy_to_user and clear_user methods for CPU
1731           cores where a 8-word STM instruction give significantly higher
1732           memory write throughput than a sequence of individual 32bit stores.
1733
1734           A possible side effect is a slight increase in scheduling latency
1735           between threads sharing the same address space if they invoke
1736           such copy operations with large buffers.
1737
1738           However, if the CPU data cache is using a write-allocate mode,
1739           this option is unlikely to provide any performance gain.
1740
1741 config SECCOMP
1742         bool
1743         prompt "Enable seccomp to safely compute untrusted bytecode"
1744         ---help---
1745           This kernel feature is useful for number crunching applications
1746           that may need to compute untrusted bytecode during their
1747           execution. By using pipes or other transports made available to
1748           the process as file descriptors supporting the read/write
1749           syscalls, it's possible to isolate those applications in
1750           their own address space using seccomp. Once seccomp is
1751           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
1752           and the task is only allowed to execute a few safe syscalls
1753           defined by each seccomp mode.
1754
1755 config PARAVIRT
1756         bool "Enable paravirtualization code"
1757         help
1758           This changes the kernel so it can modify itself when it is run
1759           under a hypervisor, potentially improving performance significantly
1760           over full virtualization.
1761
1762 config PARAVIRT_TIME_ACCOUNTING
1763         bool "Paravirtual steal time accounting"
1764         select PARAVIRT
1765         help
1766           Select this option to enable fine granularity task steal time
1767           accounting. Time spent executing other tasks in parallel with
1768           the current vCPU is discounted from the vCPU power. To account for
1769           that, there can be a small performance impact.
1770
1771           If in doubt, say N here.
1772
1773 config XEN_DOM0
1774         def_bool y
1775         depends on XEN
1776
1777 config XEN
1778         bool "Xen guest support on ARM"
1779         depends on ARM && AEABI && OF
1780         depends on CPU_V7 && !CPU_V6
1781         depends on !GENERIC_ATOMIC64
1782         depends on MMU
1783         select ARCH_DMA_ADDR_T_64BIT
1784         select ARM_PSCI
1785         select SWIOTLB
1786         select SWIOTLB_XEN
1787         select PARAVIRT
1788         help
1789           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM.
1790
1791 config STACKPROTECTOR_PER_TASK
1792         bool "Use a unique stack canary value for each task"
1793         depends on GCC_PLUGINS && STACKPROTECTOR && SMP && !XIP_DEFLATED_DATA
1794         select GCC_PLUGIN_ARM_SSP_PER_TASK
1795         default y
1796         help
1797           Due to the fact that GCC uses an ordinary symbol reference from
1798           which to load the value of the stack canary, this value can only
1799           change at reboot time on SMP systems, and all tasks running in the
1800           kernel's address space are forced to use the same canary value for
1801           the entire duration that the system is up.
1802
1803           Enable this option to switch to a different method that uses a
1804           different canary value for each task.
1805
1806 endmenu
1807
1808 menu "Boot options"
1809
1810 config USE_OF
1811         bool "Flattened Device Tree support"
1812         select IRQ_DOMAIN
1813         select OF
1814         help
1815           Include support for flattened device tree machine descriptions.
1816
1817 config ATAGS
1818         bool "Support for the traditional ATAGS boot data passing" if USE_OF
1819         default y
1820         help
1821           This is the traditional way of passing data to the kernel at boot
1822           time. If you are solely relying on the flattened device tree (or
1823           the ARM_ATAG_DTB_COMPAT option) then you may unselect this option
1824           to remove ATAGS support from your kernel binary.  If unsure,
1825           leave this to y.
1826
1827 config DEPRECATED_PARAM_STRUCT
1828         bool "Provide old way to pass kernel parameters"
1829         depends on ATAGS
1830         help
1831           This was deprecated in 2001 and announced to live on for 5 years.
1832           Some old boot loaders still use this way.
1833
1834 # Compressed boot loader in ROM.  Yes, we really want to ask about
1835 # TEXT and BSS so we preserve their values in the config files.
1836 config ZBOOT_ROM_TEXT
1837         hex "Compressed ROM boot loader base address"
1838         default "0"
1839         help
1840           The physical address at which the ROM-able zImage is to be
1841           placed in the target.  Platforms which normally make use of
1842           ROM-able zImage formats normally set this to a suitable
1843           value in their defconfig file.
1844
1845           If ZBOOT_ROM is not enabled, this has no effect.
1846
1847 config ZBOOT_ROM_BSS
1848         hex "Compressed ROM boot loader BSS address"
1849         default "0"
1850         help
1851           The base address of an area of read/write memory in the target
1852           for the ROM-able zImage which must be available while the
1853           decompressor is running. It must be large enough to hold the
1854           entire decompressed kernel plus an additional 128 KiB.
1855           Platforms which normally make use of ROM-able zImage formats
1856           normally set this to a suitable value in their defconfig file.
1857
1858           If ZBOOT_ROM is not enabled, this has no effect.
1859
1860 config ZBOOT_ROM
1861         bool "Compressed boot loader in ROM/flash"
1862         depends on ZBOOT_ROM_TEXT != ZBOOT_ROM_BSS
1863         depends on !ARM_APPENDED_DTB && !XIP_KERNEL && !AUTO_ZRELADDR
1864         help
1865           Say Y here if you intend to execute your compressed kernel image
1866           (zImage) directly from ROM or flash.  If unsure, say N.
1867
1868 config ARM_APPENDED_DTB
1869         bool "Use appended device tree blob to zImage (EXPERIMENTAL)"
1870         depends on OF
1871         help
1872           With this option, the boot code will look for a device tree binary
1873           (DTB) appended to zImage
1874           (e.g. cat zImage <filename>.dtb > zImage_w_dtb).
1875
1876           This is meant as a backward compatibility convenience for those
1877           systems with a bootloader that can't be upgraded to accommodate
1878           the documented boot protocol using a device tree.
1879
1880           Beware that there is very little in terms of protection against
1881           this option being confused by leftover garbage in memory that might
1882           look like a DTB header after a reboot if no actual DTB is appended
1883           to zImage.  Do not leave this option active in a production kernel
1884           if you don't intend to always append a DTB.  Proper passing of the
1885           location into r2 of a bootloader provided DTB is always preferable
1886           to this option.
1887
1888 config ARM_ATAG_DTB_COMPAT
1889         bool "Supplement the appended DTB with traditional ATAG information"
1890         depends on ARM_APPENDED_DTB
1891         help
1892           Some old bootloaders can't be updated to a DTB capable one, yet
1893           they provide ATAGs with memory configuration, the ramdisk address,
1894           the kernel cmdline string, etc.  Such information is dynamically
1895           provided by the bootloader and can't always be stored in a static
1896           DTB.  To allow a device tree enabled kernel to be used with such
1897           bootloaders, this option allows zImage to extract the information
1898           from the ATAG list and store it at run time into the appended DTB.
1899
1900 choice
1901         prompt "Kernel command line type" if ARM_ATAG_DTB_COMPAT
1902         default ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1903
1904 config ARM_ATAG_DTB_COMPAT_CMDLINE_FROM_BOOTLOADER
1905         bool "Use bootloader kernel arguments if available"
1906         help
1907           Uses the command-line options passed by the boot loader instead of
1908           the device tree bootargs property. If the boot loader doesn't provide
1909           any, the device tree bootargs property will be used.
1910
1911 config ARM_ATAG_DTB_COMPAT_CMDLINE_EXTEND
1912         bool "Extend with bootloader kernel arguments"
1913         help
1914           The command-line arguments provided by the boot loader will be
1915           appended to the the device tree bootargs property.
1916
1917 endchoice
1918
1919 config CMDLINE
1920         string "Default kernel command string"
1921         default ""
1922         help
1923           On some architectures (EBSA110 and CATS), there is currently no way
1924           for the boot loader to pass arguments to the kernel. For these
1925           architectures, you should supply some command-line options at build
1926           time by entering them here. As a minimum, you should specify the
1927           memory size and the root device (e.g., mem=64M root=/dev/nfs).
1928
1929 choice
1930         prompt "Kernel command line type" if CMDLINE != ""
1931         default CMDLINE_FROM_BOOTLOADER
1932         depends on ATAGS
1933
1934 config CMDLINE_FROM_BOOTLOADER
1935         bool "Use bootloader kernel arguments if available"
1936         help
1937           Uses the command-line options passed by the boot loader. If
1938           the boot loader doesn't provide any, the default kernel command
1939           string provided in CMDLINE will be used.
1940
1941 config CMDLINE_EXTEND
1942         bool "Extend bootloader kernel arguments"
1943         help
1944           The command-line arguments provided by the boot loader will be
1945           appended to the default kernel command string.
1946
1947 config CMDLINE_FORCE
1948         bool "Always use the default kernel command string"
1949         help
1950           Always use the default kernel command string, even if the boot
1951           loader passes other arguments to the kernel.
1952           This is useful if you cannot or don't want to change the
1953           command-line options your boot loader passes to the kernel.
1954 endchoice
1955
1956 config XIP_KERNEL
1957         bool "Kernel Execute-In-Place from ROM"
1958         depends on !ARM_LPAE && !ARCH_MULTIPLATFORM
1959         help
1960           Execute-In-Place allows the kernel to run from non-volatile storage
1961           directly addressable by the CPU, such as NOR flash. This saves RAM
1962           space since the text section of the kernel is not loaded from flash
1963           to RAM.  Read-write sections, such as the data section and stack,
1964           are still copied to RAM.  The XIP kernel is not compressed since
1965           it has to run directly from flash, so it will take more space to
1966           store it.  The flash address used to link the kernel object files,
1967           and for storing it, is configuration dependent. Therefore, if you
1968           say Y here, you must know the proper physical address where to
1969           store the kernel image depending on your own flash memory usage.
1970
1971           Also note that the make target becomes "make xipImage" rather than
1972           "make zImage" or "make Image".  The final kernel binary to put in
1973           ROM memory will be arch/arm/boot/xipImage.
1974
1975           If unsure, say N.
1976
1977 config XIP_PHYS_ADDR
1978         hex "XIP Kernel Physical Location"
1979         depends on XIP_KERNEL
1980         default "0x00080000"
1981         help
1982           This is the physical address in your flash memory the kernel will
1983           be linked for and stored to.  This address is dependent on your
1984           own flash usage.
1985
1986 config XIP_DEFLATED_DATA
1987         bool "Store kernel .data section compressed in ROM"
1988         depends on XIP_KERNEL
1989         select ZLIB_INFLATE
1990         help
1991           Before the kernel is actually executed, its .data section has to be
1992           copied to RAM from ROM. This option allows for storing that data
1993           in compressed form and decompressed to RAM rather than merely being
1994           copied, saving some precious ROM space. A possible drawback is a
1995           slightly longer boot delay.
1996
1997 config KEXEC
1998         bool "Kexec system call (EXPERIMENTAL)"
1999         depends on (!SMP || PM_SLEEP_SMP)
2000         depends on !CPU_V7M
2001         select KEXEC_CORE
2002         help
2003           kexec is a system call that implements the ability to shutdown your
2004           current kernel, and to start another kernel.  It is like a reboot
2005           but it is independent of the system firmware.   And like a reboot
2006           you can start any kernel with it, not just Linux.
2007
2008           It is an ongoing process to be certain the hardware in a machine
2009           is properly shutdown, so do not be surprised if this code does not
2010           initially work for you.
2011
2012 config ATAGS_PROC
2013         bool "Export atags in procfs"
2014         depends on ATAGS && KEXEC
2015         default y
2016         help
2017           Should the atags used to boot the kernel be exported in an "atags"
2018           file in procfs. Useful with kexec.
2019
2020 config CRASH_DUMP
2021         bool "Build kdump crash kernel (EXPERIMENTAL)"
2022         help
2023           Generate crash dump after being started by kexec. This should
2024           be normally only set in special crash dump kernels which are
2025           loaded in the main kernel with kexec-tools into a specially
2026           reserved region and then later executed after a crash by
2027           kdump/kexec. The crash dump kernel must be compiled to a
2028           memory address not used by the main kernel
2029
2030           For more details see Documentation/admin-guide/kdump/kdump.rst
2031
2032 config AUTO_ZRELADDR
2033         bool "Auto calculation of the decompressed kernel image address"
2034         help
2035           ZRELADDR is the physical address where the decompressed kernel
2036           image will be placed. If AUTO_ZRELADDR is selected, the address
2037           will be determined at run-time by masking the current IP with
2038           0xf8000000. This assumes the zImage being placed in the first 128MB
2039           from start of memory.
2040
2041 config EFI_STUB
2042         bool
2043
2044 config EFI
2045         bool "UEFI runtime support"
2046         depends on OF && !CPU_BIG_ENDIAN && MMU && AUTO_ZRELADDR && !XIP_KERNEL
2047         select UCS2_STRING
2048         select EFI_PARAMS_FROM_FDT
2049         select EFI_STUB
2050         select EFI_ARMSTUB
2051         select EFI_RUNTIME_WRAPPERS
2052         ---help---
2053           This option provides support for runtime services provided
2054           by UEFI firmware (such as non-volatile variables, realtime
2055           clock, and platform reset). A UEFI stub is also provided to
2056           allow the kernel to be booted as an EFI application. This
2057           is only useful for kernels that may run on systems that have
2058           UEFI firmware.
2059
2060 config DMI
2061         bool "Enable support for SMBIOS (DMI) tables"
2062         depends on EFI
2063         default y
2064         help
2065           This enables SMBIOS/DMI feature for systems.
2066
2067           This option is only useful on systems that have UEFI firmware.
2068           However, even with this option, the resultant kernel should
2069           continue to boot on existing non-UEFI platforms.
2070
2071           NOTE: This does *NOT* enable or encourage the use of DMI quirks,
2072           i.e., the the practice of identifying the platform via DMI to
2073           decide whether certain workarounds for buggy hardware and/or
2074           firmware need to be enabled. This would require the DMI subsystem
2075           to be enabled much earlier than we do on ARM, which is non-trivial.
2076
2077 endmenu
2078
2079 menu "CPU Power Management"
2080
2081 source "drivers/cpufreq/Kconfig"
2082
2083 source "drivers/cpuidle/Kconfig"
2084
2085 endmenu
2086
2087 menu "Floating point emulation"
2088
2089 comment "At least one emulation must be selected"
2090
2091 config FPE_NWFPE
2092         bool "NWFPE math emulation"
2093         depends on (!AEABI || OABI_COMPAT) && !THUMB2_KERNEL
2094         ---help---
2095           Say Y to include the NWFPE floating point emulator in the kernel.
2096           This is necessary to run most binaries. Linux does not currently
2097           support floating point hardware so you need to say Y here even if
2098           your machine has an FPA or floating point co-processor podule.
2099
2100           You may say N here if you are going to load the Acorn FPEmulator
2101           early in the bootup.
2102
2103 config FPE_NWFPE_XP
2104         bool "Support extended precision"
2105         depends on FPE_NWFPE
2106         help
2107           Say Y to include 80-bit support in the kernel floating-point
2108           emulator.  Otherwise, only 32 and 64-bit support is compiled in.
2109           Note that gcc does not generate 80-bit operations by default,
2110           so in most cases this option only enlarges the size of the
2111           floating point emulator without any good reason.
2112
2113           You almost surely want to say N here.
2114
2115 config FPE_FASTFPE
2116         bool "FastFPE math emulation (EXPERIMENTAL)"
2117         depends on (!AEABI || OABI_COMPAT) && !CPU_32v3
2118         ---help---
2119           Say Y here to include the FAST floating point emulator in the kernel.
2120           This is an experimental much faster emulator which now also has full
2121           precision for the mantissa.  It does not support any exceptions.
2122           It is very simple, and approximately 3-6 times faster than NWFPE.
2123
2124           It should be sufficient for most programs.  It may be not suitable
2125           for scientific calculations, but you have to check this for yourself.
2126           If you do not feel you need a faster FP emulation you should better
2127           choose NWFPE.
2128
2129 config VFP
2130         bool "VFP-format floating point maths"
2131         depends on CPU_V6 || CPU_V6K || CPU_ARM926T || CPU_V7 || CPU_FEROCEON
2132         help
2133           Say Y to include VFP support code in the kernel. This is needed
2134           if your hardware includes a VFP unit.
2135
2136           Please see <file:Documentation/arm/vfp/release-notes.rst> for
2137           release notes and additional status information.
2138
2139           Say N if your target does not have VFP hardware.
2140
2141 config VFPv3
2142         bool
2143         depends on VFP
2144         default y if CPU_V7
2145
2146 config NEON
2147         bool "Advanced SIMD (NEON) Extension support"
2148         depends on VFPv3 && CPU_V7
2149         help
2150           Say Y to include support code for NEON, the ARMv7 Advanced SIMD
2151           Extension.
2152
2153 config KERNEL_MODE_NEON
2154         bool "Support for NEON in kernel mode"
2155         depends on NEON && AEABI
2156         help
2157           Say Y to include support for NEON in kernel mode.
2158
2159 endmenu
2160
2161 menu "Power management options"
2162
2163 source "kernel/power/Kconfig"
2164
2165 config ARCH_SUSPEND_POSSIBLE
2166         depends on CPU_ARM920T || CPU_ARM926T || CPU_FEROCEON || CPU_SA1100 || \
2167                 CPU_V6 || CPU_V6K || CPU_V7 || CPU_V7M || CPU_XSC3 || CPU_XSCALE || CPU_MOHAWK
2168         def_bool y
2169
2170 config ARM_CPU_SUSPEND
2171         def_bool PM_SLEEP || BL_SWITCHER || ARM_PSCI_FW
2172         depends on ARCH_SUSPEND_POSSIBLE
2173
2174 config ARCH_HIBERNATION_POSSIBLE
2175         bool
2176         depends on MMU
2177         default y if ARCH_SUSPEND_POSSIBLE
2178
2179 endmenu
2180
2181 source "drivers/firmware/Kconfig"
2182
2183 if CRYPTO
2184 source "arch/arm/crypto/Kconfig"
2185 endif
2186
2187 source "arch/arm/kvm/Kconfig"