ARM: OMAP1: DMA: Moving OMAP1 DMA channel definitions to mach-omap1
[muen/linux.git] / arch / arm / plat-omap / include / plat / dma.h
1 /*
2  *  arch/arm/plat-omap/include/mach/dma.h
3  *
4  *  Copyright (C) 2003 Nokia Corporation
5  *  Author: Juha Yrjölä <juha.yrjola@nokia.com>
6  *
7  * This program is free software; you can redistribute it and/or modify
8  * it under the terms of the GNU General Public License as published by
9  * the Free Software Foundation; either version 2 of the License, or
10  * (at your option) any later version.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
15  * GNU General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
20  */
21 #ifndef __ASM_ARCH_DMA_H
22 #define __ASM_ARCH_DMA_H
23
24 #include <linux/platform_device.h>
25
26 #define INT_DMA_LCD                     25
27
28 /* DMA channels for 24xx */
29 #define OMAP24XX_DMA_NO_DEVICE          0
30 #define OMAP24XX_DMA_XTI_DMA            1       /* S_DMA_0 */
31 #define OMAP24XX_DMA_EXT_DMAREQ0        2       /* S_DMA_1 */
32 #define OMAP24XX_DMA_EXT_DMAREQ1        3       /* S_DMA_2 */
33 #define OMAP24XX_DMA_GPMC               4       /* S_DMA_3 */
34 #define OMAP24XX_DMA_GFX                5       /* S_DMA_4 */
35 #define OMAP24XX_DMA_DSS                6       /* S_DMA_5 */
36 #define OMAP242X_DMA_VLYNQ_TX           7       /* S_DMA_6 */
37 #define OMAP24XX_DMA_EXT_DMAREQ2        7       /* S_DMA_6 */
38 #define OMAP24XX_DMA_CWT                8       /* S_DMA_7 */
39 #define OMAP24XX_DMA_AES_TX             9       /* S_DMA_8 */
40 #define OMAP24XX_DMA_AES_RX             10      /* S_DMA_9 */
41 #define OMAP24XX_DMA_DES_TX             11      /* S_DMA_10 */
42 #define OMAP24XX_DMA_DES_RX             12      /* S_DMA_11 */
43 #define OMAP24XX_DMA_SHA1MD5_RX         13      /* S_DMA_12 */
44 #define OMAP34XX_DMA_SHA2MD5_RX         13      /* S_DMA_12 */
45 #define OMAP242X_DMA_EXT_DMAREQ2        14      /* S_DMA_13 */
46 #define OMAP242X_DMA_EXT_DMAREQ3        15      /* S_DMA_14 */
47 #define OMAP242X_DMA_EXT_DMAREQ4        16      /* S_DMA_15 */
48 #define OMAP242X_DMA_EAC_AC_RD          17      /* S_DMA_16 */
49 #define OMAP242X_DMA_EAC_AC_WR          18      /* S_DMA_17 */
50 #define OMAP242X_DMA_EAC_MD_UL_RD       19      /* S_DMA_18 */
51 #define OMAP242X_DMA_EAC_MD_UL_WR       20      /* S_DMA_19 */
52 #define OMAP242X_DMA_EAC_MD_DL_RD       21      /* S_DMA_20 */
53 #define OMAP242X_DMA_EAC_MD_DL_WR       22      /* S_DMA_21 */
54 #define OMAP242X_DMA_EAC_BT_UL_RD       23      /* S_DMA_22 */
55 #define OMAP242X_DMA_EAC_BT_UL_WR       24      /* S_DMA_23 */
56 #define OMAP242X_DMA_EAC_BT_DL_RD       25      /* S_DMA_24 */
57 #define OMAP242X_DMA_EAC_BT_DL_WR       26      /* S_DMA_25 */
58 #define OMAP243X_DMA_EXT_DMAREQ3        14      /* S_DMA_13 */
59 #define OMAP24XX_DMA_SPI3_TX0           15      /* S_DMA_14 */
60 #define OMAP24XX_DMA_SPI3_RX0           16      /* S_DMA_15 */
61 #define OMAP24XX_DMA_MCBSP3_TX          17      /* S_DMA_16 */
62 #define OMAP24XX_DMA_MCBSP3_RX          18      /* S_DMA_17 */
63 #define OMAP24XX_DMA_MCBSP4_TX          19      /* S_DMA_18 */
64 #define OMAP24XX_DMA_MCBSP4_RX          20      /* S_DMA_19 */
65 #define OMAP24XX_DMA_MCBSP5_TX          21      /* S_DMA_20 */
66 #define OMAP24XX_DMA_MCBSP5_RX          22      /* S_DMA_21 */
67 #define OMAP24XX_DMA_SPI3_TX1           23      /* S_DMA_22 */
68 #define OMAP24XX_DMA_SPI3_RX1           24      /* S_DMA_23 */
69 #define OMAP243X_DMA_EXT_DMAREQ4        25      /* S_DMA_24 */
70 #define OMAP243X_DMA_EXT_DMAREQ5        26      /* S_DMA_25 */
71 #define OMAP34XX_DMA_I2C3_TX            25      /* S_DMA_24 */
72 #define OMAP34XX_DMA_I2C3_RX            26      /* S_DMA_25 */
73 #define OMAP24XX_DMA_I2C1_TX            27      /* S_DMA_26 */
74 #define OMAP24XX_DMA_I2C1_RX            28      /* S_DMA_27 */
75 #define OMAP24XX_DMA_I2C2_TX            29      /* S_DMA_28 */
76 #define OMAP24XX_DMA_I2C2_RX            30      /* S_DMA_29 */
77 #define OMAP24XX_DMA_MCBSP1_TX          31      /* S_DMA_30 */
78 #define OMAP24XX_DMA_MCBSP1_RX          32      /* S_DMA_31 */
79 #define OMAP24XX_DMA_MCBSP2_TX          33      /* S_DMA_32 */
80 #define OMAP24XX_DMA_MCBSP2_RX          34      /* S_DMA_33 */
81 #define OMAP24XX_DMA_SPI1_TX0           35      /* S_DMA_34 */
82 #define OMAP24XX_DMA_SPI1_RX0           36      /* S_DMA_35 */
83 #define OMAP24XX_DMA_SPI1_TX1           37      /* S_DMA_36 */
84 #define OMAP24XX_DMA_SPI1_RX1           38      /* S_DMA_37 */
85 #define OMAP24XX_DMA_SPI1_TX2           39      /* S_DMA_38 */
86 #define OMAP24XX_DMA_SPI1_RX2           40      /* S_DMA_39 */
87 #define OMAP24XX_DMA_SPI1_TX3           41      /* S_DMA_40 */
88 #define OMAP24XX_DMA_SPI1_RX3           42      /* S_DMA_41 */
89 #define OMAP24XX_DMA_SPI2_TX0           43      /* S_DMA_42 */
90 #define OMAP24XX_DMA_SPI2_RX0           44      /* S_DMA_43 */
91 #define OMAP24XX_DMA_SPI2_TX1           45      /* S_DMA_44 */
92 #define OMAP24XX_DMA_SPI2_RX1           46      /* S_DMA_45 */
93 #define OMAP24XX_DMA_MMC2_TX            47      /* S_DMA_46 */
94 #define OMAP24XX_DMA_MMC2_RX            48      /* S_DMA_47 */
95 #define OMAP24XX_DMA_UART1_TX           49      /* S_DMA_48 */
96 #define OMAP24XX_DMA_UART1_RX           50      /* S_DMA_49 */
97 #define OMAP24XX_DMA_UART2_TX           51      /* S_DMA_50 */
98 #define OMAP24XX_DMA_UART2_RX           52      /* S_DMA_51 */
99 #define OMAP24XX_DMA_UART3_TX           53      /* S_DMA_52 */
100 #define OMAP24XX_DMA_UART3_RX           54      /* S_DMA_53 */
101 #define OMAP24XX_DMA_USB_W2FC_TX0       55      /* S_DMA_54 */
102 #define OMAP24XX_DMA_USB_W2FC_RX0       56      /* S_DMA_55 */
103 #define OMAP24XX_DMA_USB_W2FC_TX1       57      /* S_DMA_56 */
104 #define OMAP24XX_DMA_USB_W2FC_RX1       58      /* S_DMA_57 */
105 #define OMAP24XX_DMA_USB_W2FC_TX2       59      /* S_DMA_58 */
106 #define OMAP24XX_DMA_USB_W2FC_RX2       60      /* S_DMA_59 */
107 #define OMAP24XX_DMA_MMC1_TX            61      /* S_DMA_60 */
108 #define OMAP24XX_DMA_MMC1_RX            62      /* S_DMA_61 */
109 #define OMAP24XX_DMA_MS                 63      /* S_DMA_62 */
110 #define OMAP242X_DMA_EXT_DMAREQ5        64      /* S_DMA_63 */
111 #define OMAP243X_DMA_EXT_DMAREQ6        64      /* S_DMA_63 */
112 #define OMAP34XX_DMA_EXT_DMAREQ3        64      /* S_DMA_63 */
113 #define OMAP34XX_DMA_AES2_TX            65      /* S_DMA_64 */
114 #define OMAP34XX_DMA_AES2_RX            66      /* S_DMA_65 */
115 #define OMAP34XX_DMA_DES2_TX            67      /* S_DMA_66 */
116 #define OMAP34XX_DMA_DES2_RX            68      /* S_DMA_67 */
117 #define OMAP34XX_DMA_SHA1MD5_RX         69      /* S_DMA_68 */
118 #define OMAP34XX_DMA_SPI4_TX0           70      /* S_DMA_69 */
119 #define OMAP34XX_DMA_SPI4_RX0           71      /* S_DMA_70 */
120 #define OMAP34XX_DSS_DMA0               72      /* S_DMA_71 */
121 #define OMAP34XX_DSS_DMA1               73      /* S_DMA_72 */
122 #define OMAP34XX_DSS_DMA2               74      /* S_DMA_73 */
123 #define OMAP34XX_DSS_DMA3               75      /* S_DMA_74 */
124 #define OMAP34XX_DMA_MMC3_TX            77      /* S_DMA_76 */
125 #define OMAP34XX_DMA_MMC3_RX            78      /* S_DMA_77 */
126 #define OMAP34XX_DMA_USIM_TX            79      /* S_DMA_78 */
127 #define OMAP34XX_DMA_USIM_RX            80      /* S_DMA_79 */
128
129 #define OMAP36XX_DMA_UART4_TX           81      /* S_DMA_80 */
130 #define OMAP36XX_DMA_UART4_RX           82      /* S_DMA_81 */
131
132 /* Only for AM35xx */
133 #define AM35XX_DMA_UART4_TX             54
134 #define AM35XX_DMA_UART4_RX             55
135
136 /*----------------------------------------------------------------------------*/
137
138 #define OMAP1_DMA_TOUT_IRQ              (1 << 0)
139 #define OMAP_DMA_DROP_IRQ               (1 << 1)
140 #define OMAP_DMA_HALF_IRQ               (1 << 2)
141 #define OMAP_DMA_FRAME_IRQ              (1 << 3)
142 #define OMAP_DMA_LAST_IRQ               (1 << 4)
143 #define OMAP_DMA_BLOCK_IRQ              (1 << 5)
144 #define OMAP1_DMA_SYNC_IRQ              (1 << 6)
145 #define OMAP2_DMA_PKT_IRQ               (1 << 7)
146 #define OMAP2_DMA_TRANS_ERR_IRQ         (1 << 8)
147 #define OMAP2_DMA_SECURE_ERR_IRQ        (1 << 9)
148 #define OMAP2_DMA_SUPERVISOR_ERR_IRQ    (1 << 10)
149 #define OMAP2_DMA_MISALIGNED_ERR_IRQ    (1 << 11)
150
151 #define OMAP_DMA_CCR_EN                 (1 << 7)
152 #define OMAP_DMA_CCR_RD_ACTIVE          (1 << 9)
153 #define OMAP_DMA_CCR_WR_ACTIVE          (1 << 10)
154 #define OMAP_DMA_CCR_SEL_SRC_DST_SYNC   (1 << 24)
155 #define OMAP_DMA_CCR_BUFFERING_DISABLE  (1 << 25)
156
157 #define OMAP_DMA_DATA_TYPE_S8           0x00
158 #define OMAP_DMA_DATA_TYPE_S16          0x01
159 #define OMAP_DMA_DATA_TYPE_S32          0x02
160
161 #define OMAP_DMA_SYNC_ELEMENT           0x00
162 #define OMAP_DMA_SYNC_FRAME             0x01
163 #define OMAP_DMA_SYNC_BLOCK             0x02
164 #define OMAP_DMA_SYNC_PACKET            0x03
165
166 #define OMAP_DMA_DST_SYNC_PREFETCH      0x02
167 #define OMAP_DMA_SRC_SYNC               0x01
168 #define OMAP_DMA_DST_SYNC               0x00
169
170 #define OMAP_DMA_PORT_EMIFF             0x00
171 #define OMAP_DMA_PORT_EMIFS             0x01
172 #define OMAP_DMA_PORT_OCP_T1            0x02
173 #define OMAP_DMA_PORT_TIPB              0x03
174 #define OMAP_DMA_PORT_OCP_T2            0x04
175 #define OMAP_DMA_PORT_MPUI              0x05
176
177 #define OMAP_DMA_AMODE_CONSTANT         0x00
178 #define OMAP_DMA_AMODE_POST_INC         0x01
179 #define OMAP_DMA_AMODE_SINGLE_IDX       0x02
180 #define OMAP_DMA_AMODE_DOUBLE_IDX       0x03
181
182 #define DMA_DEFAULT_FIFO_DEPTH          0x10
183 #define DMA_DEFAULT_ARB_RATE            0x01
184 /* Pass THREAD_RESERVE ORed with THREAD_FIFO for tparams */
185 #define DMA_THREAD_RESERVE_NORM         (0x00 << 12) /* Def */
186 #define DMA_THREAD_RESERVE_ONET         (0x01 << 12)
187 #define DMA_THREAD_RESERVE_TWOT         (0x02 << 12)
188 #define DMA_THREAD_RESERVE_THREET       (0x03 << 12)
189 #define DMA_THREAD_FIFO_NONE            (0x00 << 14) /* Def */
190 #define DMA_THREAD_FIFO_75              (0x01 << 14)
191 #define DMA_THREAD_FIFO_25              (0x02 << 14)
192 #define DMA_THREAD_FIFO_50              (0x03 << 14)
193
194 /* DMA4_OCP_SYSCONFIG bits */
195 #define DMA_SYSCONFIG_MIDLEMODE_MASK            (3 << 12)
196 #define DMA_SYSCONFIG_CLOCKACTIVITY_MASK        (3 << 8)
197 #define DMA_SYSCONFIG_EMUFREE                   (1 << 5)
198 #define DMA_SYSCONFIG_SIDLEMODE_MASK            (3 << 3)
199 #define DMA_SYSCONFIG_SOFTRESET                 (1 << 2)
200 #define DMA_SYSCONFIG_AUTOIDLE                  (1 << 0)
201
202 #define DMA_SYSCONFIG_MIDLEMODE(n)              ((n) << 12)
203 #define DMA_SYSCONFIG_SIDLEMODE(n)              ((n) << 3)
204
205 #define DMA_IDLEMODE_SMARTIDLE                  0x2
206 #define DMA_IDLEMODE_NO_IDLE                    0x1
207 #define DMA_IDLEMODE_FORCE_IDLE                 0x0
208
209 /* Chaining modes*/
210 #ifndef CONFIG_ARCH_OMAP1
211 #define OMAP_DMA_STATIC_CHAIN           0x1
212 #define OMAP_DMA_DYNAMIC_CHAIN          0x2
213 #define OMAP_DMA_CHAIN_ACTIVE           0x1
214 #define OMAP_DMA_CHAIN_INACTIVE         0x0
215 #endif
216
217 #define DMA_CH_PRIO_HIGH                0x1
218 #define DMA_CH_PRIO_LOW                 0x0 /* Def */
219
220 /* Errata handling */
221 #define IS_DMA_ERRATA(id)               (errata & (id))
222 #define SET_DMA_ERRATA(id)              (errata |= (id))
223
224 #define DMA_ERRATA_IFRAME_BUFFERING     BIT(0x0)
225 #define DMA_ERRATA_PARALLEL_CHANNELS    BIT(0x1)
226 #define DMA_ERRATA_i378                 BIT(0x2)
227 #define DMA_ERRATA_i541                 BIT(0x3)
228 #define DMA_ERRATA_i88                  BIT(0x4)
229 #define DMA_ERRATA_3_3                  BIT(0x5)
230 #define DMA_ROMCODE_BUG                 BIT(0x6)
231
232 /* Attributes for OMAP DMA Contrller */
233 #define DMA_LINKED_LCH                  BIT(0x0)
234 #define GLOBAL_PRIORITY                 BIT(0x1)
235 #define RESERVE_CHANNEL                 BIT(0x2)
236 #define IS_CSSA_32                      BIT(0x3)
237 #define IS_CDSA_32                      BIT(0x4)
238 #define IS_RW_PRIORITY                  BIT(0x5)
239 #define ENABLE_1510_MODE                BIT(0x6)
240 #define SRC_PORT                        BIT(0x7)
241 #define DST_PORT                        BIT(0x8)
242 #define SRC_INDEX                       BIT(0x9)
243 #define DST_INDEX                       BIT(0xA)
244 #define IS_BURST_ONLY4                  BIT(0xB)
245 #define CLEAR_CSR_ON_READ               BIT(0xC)
246 #define IS_WORD_16                      BIT(0xD)
247
248 /* Defines for DMA Capabilities */
249 #define DMA_HAS_TRANSPARENT_CAPS        (0x1 << 18)
250 #define DMA_HAS_CONSTANT_FILL_CAPS      (0x1 << 19)
251 #define DMA_HAS_DESCRIPTOR_CAPS         (0x3 << 20)
252
253 enum omap_reg_offsets {
254
255 GCR,            GSCR,           GRST1,          HW_ID,
256 PCH2_ID,        PCH0_ID,        PCH1_ID,        PCHG_ID,
257 PCHD_ID,        CAPS_0,         CAPS_1,         CAPS_2,
258 CAPS_3,         CAPS_4,         PCH2_SR,        PCH0_SR,
259 PCH1_SR,        PCHD_SR,        REVISION,       IRQSTATUS_L0,
260 IRQSTATUS_L1,   IRQSTATUS_L2,   IRQSTATUS_L3,   IRQENABLE_L0,
261 IRQENABLE_L1,   IRQENABLE_L2,   IRQENABLE_L3,   SYSSTATUS,
262 OCP_SYSCONFIG,
263
264 /* omap1+ specific */
265 CPC, CCR2, LCH_CTRL,
266
267 /* Common registers for all omap's */
268 CSDP,           CCR,            CICR,           CSR,
269 CEN,            CFN,            CSFI,           CSEI,
270 CSAC,           CDAC,           CDEI,
271 CDFI,           CLNK_CTRL,
272
273 /* Channel specific registers */
274 CSSA,           CDSA,           COLOR,
275 CCEN,           CCFN,
276
277 /* omap3630 and omap4 specific */
278 CDP,            CNDP,           CCDN,
279
280 };
281
282 enum omap_dma_burst_mode {
283         OMAP_DMA_DATA_BURST_DIS = 0,
284         OMAP_DMA_DATA_BURST_4,
285         OMAP_DMA_DATA_BURST_8,
286         OMAP_DMA_DATA_BURST_16,
287 };
288
289 enum end_type {
290         OMAP_DMA_LITTLE_ENDIAN = 0,
291         OMAP_DMA_BIG_ENDIAN
292 };
293
294 enum omap_dma_color_mode {
295         OMAP_DMA_COLOR_DIS = 0,
296         OMAP_DMA_CONSTANT_FILL,
297         OMAP_DMA_TRANSPARENT_COPY
298 };
299
300 enum omap_dma_write_mode {
301         OMAP_DMA_WRITE_NON_POSTED = 0,
302         OMAP_DMA_WRITE_POSTED,
303         OMAP_DMA_WRITE_LAST_NON_POSTED
304 };
305
306 enum omap_dma_channel_mode {
307         OMAP_DMA_LCH_2D = 0,
308         OMAP_DMA_LCH_G,
309         OMAP_DMA_LCH_P,
310         OMAP_DMA_LCH_PD
311 };
312
313 struct omap_dma_channel_params {
314         int data_type;          /* data type 8,16,32 */
315         int elem_count;         /* number of elements in a frame */
316         int frame_count;        /* number of frames in a element */
317
318         int src_port;           /* Only on OMAP1 REVISIT: Is this needed? */
319         int src_amode;          /* constant, post increment, indexed,
320                                         double indexed */
321         unsigned long src_start;        /* source address : physical */
322         int src_ei;             /* source element index */
323         int src_fi;             /* source frame index */
324
325         int dst_port;           /* Only on OMAP1 REVISIT: Is this needed? */
326         int dst_amode;          /* constant, post increment, indexed,
327                                         double indexed */
328         unsigned long dst_start;        /* source address : physical */
329         int dst_ei;             /* source element index */
330         int dst_fi;             /* source frame index */
331
332         int trigger;            /* trigger attached if the channel is
333                                         synchronized */
334         int sync_mode;          /* sycn on element, frame , block or packet */
335         int src_or_dst_synch;   /* source synch(1) or destination synch(0) */
336
337         int ie;                 /* interrupt enabled */
338
339         unsigned char read_prio;/* read priority */
340         unsigned char write_prio;/* write priority */
341
342 #ifndef CONFIG_ARCH_OMAP1
343         enum omap_dma_burst_mode burst_mode; /* Burst mode 4/8/16 words */
344 #endif
345 };
346
347 struct omap_dma_lch {
348         int next_lch;
349         int dev_id;
350         u16 saved_csr;
351         u16 enabled_irqs;
352         const char *dev_name;
353         void (*callback)(int lch, u16 ch_status, void *data);
354         void *data;
355         long flags;
356         /* required for Dynamic chaining */
357         int prev_linked_ch;
358         int next_linked_ch;
359         int state;
360         int chain_id;
361         int status;
362 };
363
364 struct omap_dma_dev_attr {
365         u32 dev_caps;
366         u16 lch_count;
367         u16 chan_count;
368         struct omap_dma_lch *chan;
369 };
370
371 /* System DMA platform data structure */
372 struct omap_system_dma_plat_info {
373         struct omap_dma_dev_attr *dma_attr;
374         u32 errata;
375         void (*disable_irq_lch)(int lch);
376         void (*show_dma_caps)(void);
377         void (*clear_lch_regs)(int lch);
378         void (*clear_dma)(int lch);
379         void (*dma_write)(u32 val, int reg, int lch);
380         u32 (*dma_read)(int reg, int lch);
381 };
382
383 extern void __init omap_init_consistent_dma_size(void);
384 extern void omap_set_dma_priority(int lch, int dst_port, int priority);
385 extern int omap_request_dma(int dev_id, const char *dev_name,
386                         void (*callback)(int lch, u16 ch_status, void *data),
387                         void *data, int *dma_ch);
388 extern void omap_enable_dma_irq(int ch, u16 irq_bits);
389 extern void omap_disable_dma_irq(int ch, u16 irq_bits);
390 extern void omap_free_dma(int ch);
391 extern void omap_start_dma(int lch);
392 extern void omap_stop_dma(int lch);
393 extern void omap_set_dma_transfer_params(int lch, int data_type,
394                                          int elem_count, int frame_count,
395                                          int sync_mode,
396                                          int dma_trigger, int src_or_dst_synch);
397 extern void omap_set_dma_color_mode(int lch, enum omap_dma_color_mode mode,
398                                     u32 color);
399 extern void omap_set_dma_write_mode(int lch, enum omap_dma_write_mode mode);
400 extern void omap_set_dma_channel_mode(int lch, enum omap_dma_channel_mode mode);
401
402 extern void omap_set_dma_src_params(int lch, int src_port, int src_amode,
403                                     unsigned long src_start,
404                                     int src_ei, int src_fi);
405 extern void omap_set_dma_src_index(int lch, int eidx, int fidx);
406 extern void omap_set_dma_src_data_pack(int lch, int enable);
407 extern void omap_set_dma_src_burst_mode(int lch,
408                                         enum omap_dma_burst_mode burst_mode);
409
410 extern void omap_set_dma_dest_params(int lch, int dest_port, int dest_amode,
411                                      unsigned long dest_start,
412                                      int dst_ei, int dst_fi);
413 extern void omap_set_dma_dest_index(int lch, int eidx, int fidx);
414 extern void omap_set_dma_dest_data_pack(int lch, int enable);
415 extern void omap_set_dma_dest_burst_mode(int lch,
416                                          enum omap_dma_burst_mode burst_mode);
417
418 extern void omap_set_dma_params(int lch,
419                                 struct omap_dma_channel_params *params);
420
421 extern void omap_dma_link_lch(int lch_head, int lch_queue);
422 extern void omap_dma_unlink_lch(int lch_head, int lch_queue);
423
424 extern int omap_set_dma_callback(int lch,
425                         void (*callback)(int lch, u16 ch_status, void *data),
426                         void *data);
427 extern dma_addr_t omap_get_dma_src_pos(int lch);
428 extern dma_addr_t omap_get_dma_dst_pos(int lch);
429 extern void omap_clear_dma(int lch);
430 extern int omap_get_dma_active_status(int lch);
431 extern int omap_dma_running(void);
432 extern void omap_dma_set_global_params(int arb_rate, int max_fifo_depth,
433                                        int tparams);
434 extern int omap_dma_set_prio_lch(int lch, unsigned char read_prio,
435                                  unsigned char write_prio);
436 extern void omap_set_dma_dst_endian_type(int lch, enum end_type etype);
437 extern void omap_set_dma_src_endian_type(int lch, enum end_type etype);
438 extern int omap_get_dma_index(int lch, int *ei, int *fi);
439
440 void omap_dma_global_context_save(void);
441 void omap_dma_global_context_restore(void);
442
443 extern void omap_dma_disable_irq(int lch);
444
445 /* Chaining APIs */
446 #ifndef CONFIG_ARCH_OMAP1
447 extern int omap_request_dma_chain(int dev_id, const char *dev_name,
448                                   void (*callback) (int lch, u16 ch_status,
449                                                     void *data),
450                                   int *chain_id, int no_of_chans,
451                                   int chain_mode,
452                                   struct omap_dma_channel_params params);
453 extern int omap_free_dma_chain(int chain_id);
454 extern int omap_dma_chain_a_transfer(int chain_id, int src_start,
455                                      int dest_start, int elem_count,
456                                      int frame_count, void *callbk_data);
457 extern int omap_start_dma_chain_transfers(int chain_id);
458 extern int omap_stop_dma_chain_transfers(int chain_id);
459 extern int omap_get_dma_chain_index(int chain_id, int *ei, int *fi);
460 extern int omap_get_dma_chain_dst_pos(int chain_id);
461 extern int omap_get_dma_chain_src_pos(int chain_id);
462
463 extern int omap_modify_dma_chain_params(int chain_id,
464                                         struct omap_dma_channel_params params);
465 extern int omap_dma_chain_status(int chain_id);
466 #endif
467
468 #if defined(CONFIG_ARCH_OMAP1) && defined(CONFIG_FB_OMAP)
469 #include <mach/lcd_dma.h>
470 #else
471 static inline int omap_lcd_dma_running(void)
472 {
473         return 0;
474 }
475 #endif
476
477 #endif /* __ASM_ARCH_DMA_H */