e413bd82ecd2f69e2abf95a553f83ba0e51ee782
[muen/linux.git] / arch / arm / plat-omap / include / plat / dma.h
1 /*
2  *  arch/arm/plat-omap/include/mach/dma.h
3  *
4  *  Copyright (C) 2003 Nokia Corporation
5  *  Author: Juha Yrjölä <juha.yrjola@nokia.com>
6  *
7  * This program is free software; you can redistribute it and/or modify
8  * it under the terms of the GNU General Public License as published by
9  * the Free Software Foundation; either version 2 of the License, or
10  * (at your option) any later version.
11  *
12  * This program is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
15  * GNU General Public License for more details.
16  *
17  * You should have received a copy of the GNU General Public License
18  * along with this program; if not, write to the Free Software
19  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
20  */
21 #ifndef __ASM_ARCH_DMA_H
22 #define __ASM_ARCH_DMA_H
23
24 #include <linux/platform_device.h>
25
26 /*
27  * TODO: These dma channel defines should go away once all
28  * the omap drivers hwmod adapted.
29  */
30
31 #define INT_DMA_LCD                     25
32
33 /* DMA channels for omap1 */
34 #define OMAP_DMA_NO_DEVICE              0
35 #define OMAP_DMA_MCSI1_TX               1
36 #define OMAP_DMA_MCSI1_RX               2
37 #define OMAP_DMA_I2C_RX                 3
38 #define OMAP_DMA_I2C_TX                 4
39 #define OMAP_DMA_EXT_NDMA_REQ           5
40 #define OMAP_DMA_EXT_NDMA_REQ2          6
41 #define OMAP_DMA_UWIRE_TX               7
42 #define OMAP_DMA_MCBSP1_TX              8
43 #define OMAP_DMA_MCBSP1_RX              9
44 #define OMAP_DMA_MCBSP3_TX              10
45 #define OMAP_DMA_MCBSP3_RX              11
46 #define OMAP_DMA_UART1_TX               12
47 #define OMAP_DMA_UART1_RX               13
48 #define OMAP_DMA_UART2_TX               14
49 #define OMAP_DMA_UART2_RX               15
50 #define OMAP_DMA_MCBSP2_TX              16
51 #define OMAP_DMA_MCBSP2_RX              17
52 #define OMAP_DMA_UART3_TX               18
53 #define OMAP_DMA_UART3_RX               19
54 #define OMAP_DMA_CAMERA_IF_RX           20
55 #define OMAP_DMA_MMC_TX                 21
56 #define OMAP_DMA_MMC_RX                 22
57 #define OMAP_DMA_NAND                   23
58 #define OMAP_DMA_IRQ_LCD_LINE           24
59 #define OMAP_DMA_MEMORY_STICK           25
60 #define OMAP_DMA_USB_W2FC_RX0           26
61 #define OMAP_DMA_USB_W2FC_RX1           27
62 #define OMAP_DMA_USB_W2FC_RX2           28
63 #define OMAP_DMA_USB_W2FC_TX0           29
64 #define OMAP_DMA_USB_W2FC_TX1           30
65 #define OMAP_DMA_USB_W2FC_TX2           31
66
67 /* These are only for 1610 */
68 #define OMAP_DMA_CRYPTO_DES_IN          32
69 #define OMAP_DMA_SPI_TX                 33
70 #define OMAP_DMA_SPI_RX                 34
71 #define OMAP_DMA_CRYPTO_HASH            35
72 #define OMAP_DMA_CCP_ATTN               36
73 #define OMAP_DMA_CCP_FIFO_NOT_EMPTY     37
74 #define OMAP_DMA_CMT_APE_TX_CHAN_0      38
75 #define OMAP_DMA_CMT_APE_RV_CHAN_0      39
76 #define OMAP_DMA_CMT_APE_TX_CHAN_1      40
77 #define OMAP_DMA_CMT_APE_RV_CHAN_1      41
78 #define OMAP_DMA_CMT_APE_TX_CHAN_2      42
79 #define OMAP_DMA_CMT_APE_RV_CHAN_2      43
80 #define OMAP_DMA_CMT_APE_TX_CHAN_3      44
81 #define OMAP_DMA_CMT_APE_RV_CHAN_3      45
82 #define OMAP_DMA_CMT_APE_TX_CHAN_4      46
83 #define OMAP_DMA_CMT_APE_RV_CHAN_4      47
84 #define OMAP_DMA_CMT_APE_TX_CHAN_5      48
85 #define OMAP_DMA_CMT_APE_RV_CHAN_5      49
86 #define OMAP_DMA_CMT_APE_TX_CHAN_6      50
87 #define OMAP_DMA_CMT_APE_RV_CHAN_6      51
88 #define OMAP_DMA_CMT_APE_TX_CHAN_7      52
89 #define OMAP_DMA_CMT_APE_RV_CHAN_7      53
90 #define OMAP_DMA_MMC2_TX                54
91 #define OMAP_DMA_MMC2_RX                55
92 #define OMAP_DMA_CRYPTO_DES_OUT         56
93
94 /* DMA channels for 24xx */
95 #define OMAP24XX_DMA_NO_DEVICE          0
96 #define OMAP24XX_DMA_XTI_DMA            1       /* S_DMA_0 */
97 #define OMAP24XX_DMA_EXT_DMAREQ0        2       /* S_DMA_1 */
98 #define OMAP24XX_DMA_EXT_DMAREQ1        3       /* S_DMA_2 */
99 #define OMAP24XX_DMA_GPMC               4       /* S_DMA_3 */
100 #define OMAP24XX_DMA_GFX                5       /* S_DMA_4 */
101 #define OMAP24XX_DMA_DSS                6       /* S_DMA_5 */
102 #define OMAP242X_DMA_VLYNQ_TX           7       /* S_DMA_6 */
103 #define OMAP24XX_DMA_EXT_DMAREQ2        7       /* S_DMA_6 */
104 #define OMAP24XX_DMA_CWT                8       /* S_DMA_7 */
105 #define OMAP24XX_DMA_AES_TX             9       /* S_DMA_8 */
106 #define OMAP24XX_DMA_AES_RX             10      /* S_DMA_9 */
107 #define OMAP24XX_DMA_DES_TX             11      /* S_DMA_10 */
108 #define OMAP24XX_DMA_DES_RX             12      /* S_DMA_11 */
109 #define OMAP24XX_DMA_SHA1MD5_RX         13      /* S_DMA_12 */
110 #define OMAP34XX_DMA_SHA2MD5_RX         13      /* S_DMA_12 */
111 #define OMAP242X_DMA_EXT_DMAREQ2        14      /* S_DMA_13 */
112 #define OMAP242X_DMA_EXT_DMAREQ3        15      /* S_DMA_14 */
113 #define OMAP242X_DMA_EXT_DMAREQ4        16      /* S_DMA_15 */
114 #define OMAP242X_DMA_EAC_AC_RD          17      /* S_DMA_16 */
115 #define OMAP242X_DMA_EAC_AC_WR          18      /* S_DMA_17 */
116 #define OMAP242X_DMA_EAC_MD_UL_RD       19      /* S_DMA_18 */
117 #define OMAP242X_DMA_EAC_MD_UL_WR       20      /* S_DMA_19 */
118 #define OMAP242X_DMA_EAC_MD_DL_RD       21      /* S_DMA_20 */
119 #define OMAP242X_DMA_EAC_MD_DL_WR       22      /* S_DMA_21 */
120 #define OMAP242X_DMA_EAC_BT_UL_RD       23      /* S_DMA_22 */
121 #define OMAP242X_DMA_EAC_BT_UL_WR       24      /* S_DMA_23 */
122 #define OMAP242X_DMA_EAC_BT_DL_RD       25      /* S_DMA_24 */
123 #define OMAP242X_DMA_EAC_BT_DL_WR       26      /* S_DMA_25 */
124 #define OMAP243X_DMA_EXT_DMAREQ3        14      /* S_DMA_13 */
125 #define OMAP24XX_DMA_SPI3_TX0           15      /* S_DMA_14 */
126 #define OMAP24XX_DMA_SPI3_RX0           16      /* S_DMA_15 */
127 #define OMAP24XX_DMA_MCBSP3_TX          17      /* S_DMA_16 */
128 #define OMAP24XX_DMA_MCBSP3_RX          18      /* S_DMA_17 */
129 #define OMAP24XX_DMA_MCBSP4_TX          19      /* S_DMA_18 */
130 #define OMAP24XX_DMA_MCBSP4_RX          20      /* S_DMA_19 */
131 #define OMAP24XX_DMA_MCBSP5_TX          21      /* S_DMA_20 */
132 #define OMAP24XX_DMA_MCBSP5_RX          22      /* S_DMA_21 */
133 #define OMAP24XX_DMA_SPI3_TX1           23      /* S_DMA_22 */
134 #define OMAP24XX_DMA_SPI3_RX1           24      /* S_DMA_23 */
135 #define OMAP243X_DMA_EXT_DMAREQ4        25      /* S_DMA_24 */
136 #define OMAP243X_DMA_EXT_DMAREQ5        26      /* S_DMA_25 */
137 #define OMAP34XX_DMA_I2C3_TX            25      /* S_DMA_24 */
138 #define OMAP34XX_DMA_I2C3_RX            26      /* S_DMA_25 */
139 #define OMAP24XX_DMA_I2C1_TX            27      /* S_DMA_26 */
140 #define OMAP24XX_DMA_I2C1_RX            28      /* S_DMA_27 */
141 #define OMAP24XX_DMA_I2C2_TX            29      /* S_DMA_28 */
142 #define OMAP24XX_DMA_I2C2_RX            30      /* S_DMA_29 */
143 #define OMAP24XX_DMA_MCBSP1_TX          31      /* S_DMA_30 */
144 #define OMAP24XX_DMA_MCBSP1_RX          32      /* S_DMA_31 */
145 #define OMAP24XX_DMA_MCBSP2_TX          33      /* S_DMA_32 */
146 #define OMAP24XX_DMA_MCBSP2_RX          34      /* S_DMA_33 */
147 #define OMAP24XX_DMA_SPI1_TX0           35      /* S_DMA_34 */
148 #define OMAP24XX_DMA_SPI1_RX0           36      /* S_DMA_35 */
149 #define OMAP24XX_DMA_SPI1_TX1           37      /* S_DMA_36 */
150 #define OMAP24XX_DMA_SPI1_RX1           38      /* S_DMA_37 */
151 #define OMAP24XX_DMA_SPI1_TX2           39      /* S_DMA_38 */
152 #define OMAP24XX_DMA_SPI1_RX2           40      /* S_DMA_39 */
153 #define OMAP24XX_DMA_SPI1_TX3           41      /* S_DMA_40 */
154 #define OMAP24XX_DMA_SPI1_RX3           42      /* S_DMA_41 */
155 #define OMAP24XX_DMA_SPI2_TX0           43      /* S_DMA_42 */
156 #define OMAP24XX_DMA_SPI2_RX0           44      /* S_DMA_43 */
157 #define OMAP24XX_DMA_SPI2_TX1           45      /* S_DMA_44 */
158 #define OMAP24XX_DMA_SPI2_RX1           46      /* S_DMA_45 */
159 #define OMAP24XX_DMA_MMC2_TX            47      /* S_DMA_46 */
160 #define OMAP24XX_DMA_MMC2_RX            48      /* S_DMA_47 */
161 #define OMAP24XX_DMA_UART1_TX           49      /* S_DMA_48 */
162 #define OMAP24XX_DMA_UART1_RX           50      /* S_DMA_49 */
163 #define OMAP24XX_DMA_UART2_TX           51      /* S_DMA_50 */
164 #define OMAP24XX_DMA_UART2_RX           52      /* S_DMA_51 */
165 #define OMAP24XX_DMA_UART3_TX           53      /* S_DMA_52 */
166 #define OMAP24XX_DMA_UART3_RX           54      /* S_DMA_53 */
167 #define OMAP24XX_DMA_USB_W2FC_TX0       55      /* S_DMA_54 */
168 #define OMAP24XX_DMA_USB_W2FC_RX0       56      /* S_DMA_55 */
169 #define OMAP24XX_DMA_USB_W2FC_TX1       57      /* S_DMA_56 */
170 #define OMAP24XX_DMA_USB_W2FC_RX1       58      /* S_DMA_57 */
171 #define OMAP24XX_DMA_USB_W2FC_TX2       59      /* S_DMA_58 */
172 #define OMAP24XX_DMA_USB_W2FC_RX2       60      /* S_DMA_59 */
173 #define OMAP24XX_DMA_MMC1_TX            61      /* S_DMA_60 */
174 #define OMAP24XX_DMA_MMC1_RX            62      /* S_DMA_61 */
175 #define OMAP24XX_DMA_MS                 63      /* S_DMA_62 */
176 #define OMAP242X_DMA_EXT_DMAREQ5        64      /* S_DMA_63 */
177 #define OMAP243X_DMA_EXT_DMAREQ6        64      /* S_DMA_63 */
178 #define OMAP34XX_DMA_EXT_DMAREQ3        64      /* S_DMA_63 */
179 #define OMAP34XX_DMA_AES2_TX            65      /* S_DMA_64 */
180 #define OMAP34XX_DMA_AES2_RX            66      /* S_DMA_65 */
181 #define OMAP34XX_DMA_DES2_TX            67      /* S_DMA_66 */
182 #define OMAP34XX_DMA_DES2_RX            68      /* S_DMA_67 */
183 #define OMAP34XX_DMA_SHA1MD5_RX         69      /* S_DMA_68 */
184 #define OMAP34XX_DMA_SPI4_TX0           70      /* S_DMA_69 */
185 #define OMAP34XX_DMA_SPI4_RX0           71      /* S_DMA_70 */
186 #define OMAP34XX_DSS_DMA0               72      /* S_DMA_71 */
187 #define OMAP34XX_DSS_DMA1               73      /* S_DMA_72 */
188 #define OMAP34XX_DSS_DMA2               74      /* S_DMA_73 */
189 #define OMAP34XX_DSS_DMA3               75      /* S_DMA_74 */
190 #define OMAP34XX_DMA_MMC3_TX            77      /* S_DMA_76 */
191 #define OMAP34XX_DMA_MMC3_RX            78      /* S_DMA_77 */
192 #define OMAP34XX_DMA_USIM_TX            79      /* S_DMA_78 */
193 #define OMAP34XX_DMA_USIM_RX            80      /* S_DMA_79 */
194
195 #define OMAP36XX_DMA_UART4_TX           81      /* S_DMA_80 */
196 #define OMAP36XX_DMA_UART4_RX           82      /* S_DMA_81 */
197
198 /* Only for AM35xx */
199 #define AM35XX_DMA_UART4_TX             54
200 #define AM35XX_DMA_UART4_RX             55
201
202 /*----------------------------------------------------------------------------*/
203
204 #define OMAP1_DMA_TOUT_IRQ              (1 << 0)
205 #define OMAP_DMA_DROP_IRQ               (1 << 1)
206 #define OMAP_DMA_HALF_IRQ               (1 << 2)
207 #define OMAP_DMA_FRAME_IRQ              (1 << 3)
208 #define OMAP_DMA_LAST_IRQ               (1 << 4)
209 #define OMAP_DMA_BLOCK_IRQ              (1 << 5)
210 #define OMAP1_DMA_SYNC_IRQ              (1 << 6)
211 #define OMAP2_DMA_PKT_IRQ               (1 << 7)
212 #define OMAP2_DMA_TRANS_ERR_IRQ         (1 << 8)
213 #define OMAP2_DMA_SECURE_ERR_IRQ        (1 << 9)
214 #define OMAP2_DMA_SUPERVISOR_ERR_IRQ    (1 << 10)
215 #define OMAP2_DMA_MISALIGNED_ERR_IRQ    (1 << 11)
216
217 #define OMAP_DMA_CCR_EN                 (1 << 7)
218 #define OMAP_DMA_CCR_RD_ACTIVE          (1 << 9)
219 #define OMAP_DMA_CCR_WR_ACTIVE          (1 << 10)
220 #define OMAP_DMA_CCR_SEL_SRC_DST_SYNC   (1 << 24)
221 #define OMAP_DMA_CCR_BUFFERING_DISABLE  (1 << 25)
222
223 #define OMAP_DMA_DATA_TYPE_S8           0x00
224 #define OMAP_DMA_DATA_TYPE_S16          0x01
225 #define OMAP_DMA_DATA_TYPE_S32          0x02
226
227 #define OMAP_DMA_SYNC_ELEMENT           0x00
228 #define OMAP_DMA_SYNC_FRAME             0x01
229 #define OMAP_DMA_SYNC_BLOCK             0x02
230 #define OMAP_DMA_SYNC_PACKET            0x03
231
232 #define OMAP_DMA_DST_SYNC_PREFETCH      0x02
233 #define OMAP_DMA_SRC_SYNC               0x01
234 #define OMAP_DMA_DST_SYNC               0x00
235
236 #define OMAP_DMA_PORT_EMIFF             0x00
237 #define OMAP_DMA_PORT_EMIFS             0x01
238 #define OMAP_DMA_PORT_OCP_T1            0x02
239 #define OMAP_DMA_PORT_TIPB              0x03
240 #define OMAP_DMA_PORT_OCP_T2            0x04
241 #define OMAP_DMA_PORT_MPUI              0x05
242
243 #define OMAP_DMA_AMODE_CONSTANT         0x00
244 #define OMAP_DMA_AMODE_POST_INC         0x01
245 #define OMAP_DMA_AMODE_SINGLE_IDX       0x02
246 #define OMAP_DMA_AMODE_DOUBLE_IDX       0x03
247
248 #define DMA_DEFAULT_FIFO_DEPTH          0x10
249 #define DMA_DEFAULT_ARB_RATE            0x01
250 /* Pass THREAD_RESERVE ORed with THREAD_FIFO for tparams */
251 #define DMA_THREAD_RESERVE_NORM         (0x00 << 12) /* Def */
252 #define DMA_THREAD_RESERVE_ONET         (0x01 << 12)
253 #define DMA_THREAD_RESERVE_TWOT         (0x02 << 12)
254 #define DMA_THREAD_RESERVE_THREET       (0x03 << 12)
255 #define DMA_THREAD_FIFO_NONE            (0x00 << 14) /* Def */
256 #define DMA_THREAD_FIFO_75              (0x01 << 14)
257 #define DMA_THREAD_FIFO_25              (0x02 << 14)
258 #define DMA_THREAD_FIFO_50              (0x03 << 14)
259
260 /* DMA4_OCP_SYSCONFIG bits */
261 #define DMA_SYSCONFIG_MIDLEMODE_MASK            (3 << 12)
262 #define DMA_SYSCONFIG_CLOCKACTIVITY_MASK        (3 << 8)
263 #define DMA_SYSCONFIG_EMUFREE                   (1 << 5)
264 #define DMA_SYSCONFIG_SIDLEMODE_MASK            (3 << 3)
265 #define DMA_SYSCONFIG_SOFTRESET                 (1 << 2)
266 #define DMA_SYSCONFIG_AUTOIDLE                  (1 << 0)
267
268 #define DMA_SYSCONFIG_MIDLEMODE(n)              ((n) << 12)
269 #define DMA_SYSCONFIG_SIDLEMODE(n)              ((n) << 3)
270
271 #define DMA_IDLEMODE_SMARTIDLE                  0x2
272 #define DMA_IDLEMODE_NO_IDLE                    0x1
273 #define DMA_IDLEMODE_FORCE_IDLE                 0x0
274
275 /* Chaining modes*/
276 #ifndef CONFIG_ARCH_OMAP1
277 #define OMAP_DMA_STATIC_CHAIN           0x1
278 #define OMAP_DMA_DYNAMIC_CHAIN          0x2
279 #define OMAP_DMA_CHAIN_ACTIVE           0x1
280 #define OMAP_DMA_CHAIN_INACTIVE         0x0
281 #endif
282
283 #define DMA_CH_PRIO_HIGH                0x1
284 #define DMA_CH_PRIO_LOW                 0x0 /* Def */
285
286 /* Errata handling */
287 #define IS_DMA_ERRATA(id)               (errata & (id))
288 #define SET_DMA_ERRATA(id)              (errata |= (id))
289
290 #define DMA_ERRATA_IFRAME_BUFFERING     BIT(0x0)
291 #define DMA_ERRATA_PARALLEL_CHANNELS    BIT(0x1)
292 #define DMA_ERRATA_i378                 BIT(0x2)
293 #define DMA_ERRATA_i541                 BIT(0x3)
294 #define DMA_ERRATA_i88                  BIT(0x4)
295 #define DMA_ERRATA_3_3                  BIT(0x5)
296 #define DMA_ROMCODE_BUG                 BIT(0x6)
297
298 /* Attributes for OMAP DMA Contrller */
299 #define DMA_LINKED_LCH                  BIT(0x0)
300 #define GLOBAL_PRIORITY                 BIT(0x1)
301 #define RESERVE_CHANNEL                 BIT(0x2)
302 #define IS_CSSA_32                      BIT(0x3)
303 #define IS_CDSA_32                      BIT(0x4)
304 #define IS_RW_PRIORITY                  BIT(0x5)
305 #define ENABLE_1510_MODE                BIT(0x6)
306 #define SRC_PORT                        BIT(0x7)
307 #define DST_PORT                        BIT(0x8)
308 #define SRC_INDEX                       BIT(0x9)
309 #define DST_INDEX                       BIT(0xA)
310 #define IS_BURST_ONLY4                  BIT(0xB)
311 #define CLEAR_CSR_ON_READ               BIT(0xC)
312 #define IS_WORD_16                      BIT(0xD)
313
314 /* Defines for DMA Capabilities */
315 #define DMA_HAS_TRANSPARENT_CAPS        (0x1 << 18)
316 #define DMA_HAS_CONSTANT_FILL_CAPS      (0x1 << 19)
317 #define DMA_HAS_DESCRIPTOR_CAPS         (0x3 << 20)
318
319 enum omap_reg_offsets {
320
321 GCR,            GSCR,           GRST1,          HW_ID,
322 PCH2_ID,        PCH0_ID,        PCH1_ID,        PCHG_ID,
323 PCHD_ID,        CAPS_0,         CAPS_1,         CAPS_2,
324 CAPS_3,         CAPS_4,         PCH2_SR,        PCH0_SR,
325 PCH1_SR,        PCHD_SR,        REVISION,       IRQSTATUS_L0,
326 IRQSTATUS_L1,   IRQSTATUS_L2,   IRQSTATUS_L3,   IRQENABLE_L0,
327 IRQENABLE_L1,   IRQENABLE_L2,   IRQENABLE_L3,   SYSSTATUS,
328 OCP_SYSCONFIG,
329
330 /* omap1+ specific */
331 CPC, CCR2, LCH_CTRL,
332
333 /* Common registers for all omap's */
334 CSDP,           CCR,            CICR,           CSR,
335 CEN,            CFN,            CSFI,           CSEI,
336 CSAC,           CDAC,           CDEI,
337 CDFI,           CLNK_CTRL,
338
339 /* Channel specific registers */
340 CSSA,           CDSA,           COLOR,
341 CCEN,           CCFN,
342
343 /* omap3630 and omap4 specific */
344 CDP,            CNDP,           CCDN,
345
346 };
347
348 enum omap_dma_burst_mode {
349         OMAP_DMA_DATA_BURST_DIS = 0,
350         OMAP_DMA_DATA_BURST_4,
351         OMAP_DMA_DATA_BURST_8,
352         OMAP_DMA_DATA_BURST_16,
353 };
354
355 enum end_type {
356         OMAP_DMA_LITTLE_ENDIAN = 0,
357         OMAP_DMA_BIG_ENDIAN
358 };
359
360 enum omap_dma_color_mode {
361         OMAP_DMA_COLOR_DIS = 0,
362         OMAP_DMA_CONSTANT_FILL,
363         OMAP_DMA_TRANSPARENT_COPY
364 };
365
366 enum omap_dma_write_mode {
367         OMAP_DMA_WRITE_NON_POSTED = 0,
368         OMAP_DMA_WRITE_POSTED,
369         OMAP_DMA_WRITE_LAST_NON_POSTED
370 };
371
372 enum omap_dma_channel_mode {
373         OMAP_DMA_LCH_2D = 0,
374         OMAP_DMA_LCH_G,
375         OMAP_DMA_LCH_P,
376         OMAP_DMA_LCH_PD
377 };
378
379 struct omap_dma_channel_params {
380         int data_type;          /* data type 8,16,32 */
381         int elem_count;         /* number of elements in a frame */
382         int frame_count;        /* number of frames in a element */
383
384         int src_port;           /* Only on OMAP1 REVISIT: Is this needed? */
385         int src_amode;          /* constant, post increment, indexed,
386                                         double indexed */
387         unsigned long src_start;        /* source address : physical */
388         int src_ei;             /* source element index */
389         int src_fi;             /* source frame index */
390
391         int dst_port;           /* Only on OMAP1 REVISIT: Is this needed? */
392         int dst_amode;          /* constant, post increment, indexed,
393                                         double indexed */
394         unsigned long dst_start;        /* source address : physical */
395         int dst_ei;             /* source element index */
396         int dst_fi;             /* source frame index */
397
398         int trigger;            /* trigger attached if the channel is
399                                         synchronized */
400         int sync_mode;          /* sycn on element, frame , block or packet */
401         int src_or_dst_synch;   /* source synch(1) or destination synch(0) */
402
403         int ie;                 /* interrupt enabled */
404
405         unsigned char read_prio;/* read priority */
406         unsigned char write_prio;/* write priority */
407
408 #ifndef CONFIG_ARCH_OMAP1
409         enum omap_dma_burst_mode burst_mode; /* Burst mode 4/8/16 words */
410 #endif
411 };
412
413 struct omap_dma_lch {
414         int next_lch;
415         int dev_id;
416         u16 saved_csr;
417         u16 enabled_irqs;
418         const char *dev_name;
419         void (*callback)(int lch, u16 ch_status, void *data);
420         void *data;
421         long flags;
422         /* required for Dynamic chaining */
423         int prev_linked_ch;
424         int next_linked_ch;
425         int state;
426         int chain_id;
427         int status;
428 };
429
430 struct omap_dma_dev_attr {
431         u32 dev_caps;
432         u16 lch_count;
433         u16 chan_count;
434         struct omap_dma_lch *chan;
435 };
436
437 /* System DMA platform data structure */
438 struct omap_system_dma_plat_info {
439         struct omap_dma_dev_attr *dma_attr;
440         u32 errata;
441         void (*disable_irq_lch)(int lch);
442         void (*show_dma_caps)(void);
443         void (*clear_lch_regs)(int lch);
444         void (*clear_dma)(int lch);
445         void (*dma_write)(u32 val, int reg, int lch);
446         u32 (*dma_read)(int reg, int lch);
447 };
448
449 extern void __init omap_init_consistent_dma_size(void);
450 extern void omap_set_dma_priority(int lch, int dst_port, int priority);
451 extern int omap_request_dma(int dev_id, const char *dev_name,
452                         void (*callback)(int lch, u16 ch_status, void *data),
453                         void *data, int *dma_ch);
454 extern void omap_enable_dma_irq(int ch, u16 irq_bits);
455 extern void omap_disable_dma_irq(int ch, u16 irq_bits);
456 extern void omap_free_dma(int ch);
457 extern void omap_start_dma(int lch);
458 extern void omap_stop_dma(int lch);
459 extern void omap_set_dma_transfer_params(int lch, int data_type,
460                                          int elem_count, int frame_count,
461                                          int sync_mode,
462                                          int dma_trigger, int src_or_dst_synch);
463 extern void omap_set_dma_color_mode(int lch, enum omap_dma_color_mode mode,
464                                     u32 color);
465 extern void omap_set_dma_write_mode(int lch, enum omap_dma_write_mode mode);
466 extern void omap_set_dma_channel_mode(int lch, enum omap_dma_channel_mode mode);
467
468 extern void omap_set_dma_src_params(int lch, int src_port, int src_amode,
469                                     unsigned long src_start,
470                                     int src_ei, int src_fi);
471 extern void omap_set_dma_src_index(int lch, int eidx, int fidx);
472 extern void omap_set_dma_src_data_pack(int lch, int enable);
473 extern void omap_set_dma_src_burst_mode(int lch,
474                                         enum omap_dma_burst_mode burst_mode);
475
476 extern void omap_set_dma_dest_params(int lch, int dest_port, int dest_amode,
477                                      unsigned long dest_start,
478                                      int dst_ei, int dst_fi);
479 extern void omap_set_dma_dest_index(int lch, int eidx, int fidx);
480 extern void omap_set_dma_dest_data_pack(int lch, int enable);
481 extern void omap_set_dma_dest_burst_mode(int lch,
482                                          enum omap_dma_burst_mode burst_mode);
483
484 extern void omap_set_dma_params(int lch,
485                                 struct omap_dma_channel_params *params);
486
487 extern void omap_dma_link_lch(int lch_head, int lch_queue);
488 extern void omap_dma_unlink_lch(int lch_head, int lch_queue);
489
490 extern int omap_set_dma_callback(int lch,
491                         void (*callback)(int lch, u16 ch_status, void *data),
492                         void *data);
493 extern dma_addr_t omap_get_dma_src_pos(int lch);
494 extern dma_addr_t omap_get_dma_dst_pos(int lch);
495 extern void omap_clear_dma(int lch);
496 extern int omap_get_dma_active_status(int lch);
497 extern int omap_dma_running(void);
498 extern void omap_dma_set_global_params(int arb_rate, int max_fifo_depth,
499                                        int tparams);
500 extern int omap_dma_set_prio_lch(int lch, unsigned char read_prio,
501                                  unsigned char write_prio);
502 extern void omap_set_dma_dst_endian_type(int lch, enum end_type etype);
503 extern void omap_set_dma_src_endian_type(int lch, enum end_type etype);
504 extern int omap_get_dma_index(int lch, int *ei, int *fi);
505
506 void omap_dma_global_context_save(void);
507 void omap_dma_global_context_restore(void);
508
509 extern void omap_dma_disable_irq(int lch);
510
511 /* Chaining APIs */
512 #ifndef CONFIG_ARCH_OMAP1
513 extern int omap_request_dma_chain(int dev_id, const char *dev_name,
514                                   void (*callback) (int lch, u16 ch_status,
515                                                     void *data),
516                                   int *chain_id, int no_of_chans,
517                                   int chain_mode,
518                                   struct omap_dma_channel_params params);
519 extern int omap_free_dma_chain(int chain_id);
520 extern int omap_dma_chain_a_transfer(int chain_id, int src_start,
521                                      int dest_start, int elem_count,
522                                      int frame_count, void *callbk_data);
523 extern int omap_start_dma_chain_transfers(int chain_id);
524 extern int omap_stop_dma_chain_transfers(int chain_id);
525 extern int omap_get_dma_chain_index(int chain_id, int *ei, int *fi);
526 extern int omap_get_dma_chain_dst_pos(int chain_id);
527 extern int omap_get_dma_chain_src_pos(int chain_id);
528
529 extern int omap_modify_dma_chain_params(int chain_id,
530                                         struct omap_dma_channel_params params);
531 extern int omap_dma_chain_status(int chain_id);
532 #endif
533
534 #if defined(CONFIG_ARCH_OMAP1) && defined(CONFIG_FB_OMAP)
535 #include <mach/lcd_dma.h>
536 #else
537 static inline int omap_lcd_dma_running(void)
538 {
539         return 0;
540 }
541 #endif
542
543 #endif /* __ASM_ARCH_DMA_H */