90fbc985da0c19a0a19caf9611227aba23d5ac69
[muen/linux.git] / drivers / crypto / chelsio / chcr_core.h
1 /*
2  * This file is part of the Chelsio T6 Crypto driver for Linux.
3  *
4  * Copyright (c) 2003-2016 Chelsio Communications, Inc. All rights reserved.
5  *
6  * This software is available to you under a choice of one of two
7  * licenses.  You may choose to be licensed under the terms of the GNU
8  * General Public License (GPL) Version 2, available from the file
9  * COPYING in the main directory of this source tree, or the
10  * OpenIB.org BSD license below:
11  *
12  *     Redistribution and use in source and binary forms, with or
13  *     without modification, are permitted provided that the following
14  *     conditions are met:
15  *
16  *      - Redistributions of source code must retain the above
17  *        copyright notice, this list of conditions and the following
18  *        disclaimer.
19  *
20  *      - Redistributions in binary form must reproduce the above
21  *        copyright notice, this list of conditions and the following
22  *        disclaimer in the documentation and/or other materials
23  *        provided with the distribution.
24  *
25  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
26  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
27  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
28  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
29  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
30  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
31  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
32  * SOFTWARE.
33  *
34  */
35
36 #ifndef __CHCR_CORE_H__
37 #define __CHCR_CORE_H__
38
39 #include <crypto/algapi.h>
40 #include "t4_hw.h"
41 #include "cxgb4.h"
42 #include "t4_msg.h"
43 #include "cxgb4_uld.h"
44
45 #define DRV_MODULE_NAME "chcr"
46 #define DRV_VERSION "1.0.0.0"
47
48 #define MAX_PENDING_REQ_TO_HW 20
49 #define CHCR_TEST_RESPONSE_TIMEOUT 1000
50
51 #define PAD_ERROR_BIT           1
52 #define CHK_PAD_ERR_BIT(x)      (((x) >> PAD_ERROR_BIT) & 1)
53
54 #define MAC_ERROR_BIT           0
55 #define CHK_MAC_ERR_BIT(x)      (((x) >> MAC_ERROR_BIT) & 1)
56 #define MAX_SALT                4
57 #define CIP_WR_MIN_LEN (sizeof(struct chcr_wr) + \
58                     sizeof(struct cpl_rx_phys_dsgl) + \
59                     sizeof(struct ulptx_sgl))
60
61 #define HASH_WR_MIN_LEN (sizeof(struct chcr_wr) + \
62                         DUMMY_BYTES + \
63                     sizeof(struct ulptx_sgl))
64
65 #define padap(dev) pci_get_drvdata(dev->u_ctx->lldi.pdev)
66
67 struct uld_ctx;
68
69 struct _key_ctx {
70         __be32 ctx_hdr;
71         u8 salt[MAX_SALT];
72         __be64 reserverd;
73         unsigned char key[0];
74 };
75
76 struct chcr_wr {
77         struct fw_crypto_lookaside_wr wreq;
78         struct ulp_txpkt ulptx;
79         struct ulptx_idata sc_imm;
80         struct cpl_tx_sec_pdu sec_cpl;
81         struct _key_ctx key_ctx;
82 };
83
84 struct chcr_dev {
85         spinlock_t lock_chcr_dev;
86         struct uld_ctx *u_ctx;
87         unsigned char tx_channel_id;
88         unsigned char rx_channel_id;
89 };
90
91 struct uld_ctx {
92         struct list_head entry;
93         struct cxgb4_lld_info lldi;
94         struct chcr_dev *dev;
95 };
96
97 struct chcr_ipsec_req {
98         struct ulp_txpkt ulptx;
99         struct ulptx_idata sc_imm;
100         struct cpl_tx_sec_pdu sec_cpl;
101         struct _key_ctx key_ctx;
102 };
103
104 struct chcr_ipsec_wr {
105         struct fw_ulptx_wr wreq;
106         struct chcr_ipsec_req req;
107 };
108
109 struct ipsec_sa_entry {
110         int hmac_ctrl;
111         unsigned int enckey_len;
112         unsigned int kctx_len;
113         unsigned int authsize;
114         __be32 key_ctx_hdr;
115         char salt[MAX_SALT];
116         char key[2 * AES_MAX_KEY_SIZE];
117 };
118
119 /*
120  *      sgl_len - calculates the size of an SGL of the given capacity
121  *      @n: the number of SGL entries
122  *      Calculates the number of flits needed for a scatter/gather list that
123  *      can hold the given number of entries.
124  */
125 static inline unsigned int sgl_len(unsigned int n)
126 {
127         n--;
128         return (3 * n) / 2 + (n & 1) + 2;
129 }
130
131 struct uld_ctx *assign_chcr_device(void);
132 int chcr_send_wr(struct sk_buff *skb);
133 int start_crypto(void);
134 int stop_crypto(void);
135 int chcr_uld_rx_handler(void *handle, const __be64 *rsp,
136                         const struct pkt_gl *pgl);
137 int chcr_uld_tx_handler(struct sk_buff *skb, struct net_device *dev);
138 int chcr_handle_resp(struct crypto_async_request *req, unsigned char *input,
139                      int err);
140 int chcr_ipsec_xmit(struct sk_buff *skb, struct net_device *dev);
141 void chcr_add_xfrmops(const struct cxgb4_lld_info *lld);
142 #endif /* __CHCR_CORE_H__ */