9816f50a74981c1d87ac462d26197d9ce66b297c
[muen/linux.git] / drivers / gpu / drm / amd / amdgpu / amdgpu_drv.c
1 /**
2  * \file amdgpu_drv.c
3  * AMD Amdgpu driver
4  *
5  * \author Gareth Hughes <gareth@valinux.com>
6  */
7
8 /*
9  * Copyright 2000 VA Linux Systems, Inc., Sunnyvale, California.
10  * All Rights Reserved.
11  *
12  * Permission is hereby granted, free of charge, to any person obtaining a
13  * copy of this software and associated documentation files (the "Software"),
14  * to deal in the Software without restriction, including without limitation
15  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
16  * and/or sell copies of the Software, and to permit persons to whom the
17  * Software is furnished to do so, subject to the following conditions:
18  *
19  * The above copyright notice and this permission notice (including the next
20  * paragraph) shall be included in all copies or substantial portions of the
21  * Software.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
24  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
25  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
26  * VA LINUX SYSTEMS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM, DAMAGES OR
27  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
28  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
29  * OTHER DEALINGS IN THE SOFTWARE.
30  */
31
32 #include <drm/drmP.h>
33 #include <drm/amdgpu_drm.h>
34 #include <drm/drm_gem.h>
35 #include "amdgpu_drv.h"
36
37 #include <drm/drm_pciids.h>
38 #include <linux/console.h>
39 #include <linux/module.h>
40 #include <linux/pm_runtime.h>
41 #include <linux/vga_switcheroo.h>
42 #include <drm/drm_crtc_helper.h>
43
44 #include "amdgpu.h"
45 #include "amdgpu_irq.h"
46
47 #include "amdgpu_amdkfd.h"
48
49 /*
50  * KMS wrapper.
51  * - 3.0.0 - initial driver
52  * - 3.1.0 - allow reading more status registers (GRBM, SRBM, SDMA, CP)
53  * - 3.2.0 - GFX8: Uses EOP_TC_WB_ACTION_EN, so UMDs don't have to do the same
54  *           at the end of IBs.
55  * - 3.3.0 - Add VM support for UVD on supported hardware.
56  * - 3.4.0 - Add AMDGPU_INFO_NUM_EVICTIONS.
57  * - 3.5.0 - Add support for new UVD_NO_OP register.
58  * - 3.6.0 - kmd involves use CONTEXT_CONTROL in ring buffer.
59  * - 3.7.0 - Add support for VCE clock list packet
60  * - 3.8.0 - Add support raster config init in the kernel
61  * - 3.9.0 - Add support for memory query info about VRAM and GTT.
62  * - 3.10.0 - Add support for new fences ioctl, new gem ioctl flags
63  * - 3.11.0 - Add support for sensor query info (clocks, temp, etc).
64  * - 3.12.0 - Add query for double offchip LDS buffers
65  * - 3.13.0 - Add PRT support
66  * - 3.14.0 - Fix race in amdgpu_ctx_get_fence() and note new functionality
67  * - 3.15.0 - Export more gpu info for gfx9
68  * - 3.16.0 - Add reserved vmid support
69  * - 3.17.0 - Add AMDGPU_NUM_VRAM_CPU_PAGE_FAULTS.
70  * - 3.18.0 - Export gpu always on cu bitmap
71  * - 3.19.0 - Add support for UVD MJPEG decode
72  * - 3.20.0 - Add support for local BOs
73  */
74 #define KMS_DRIVER_MAJOR        3
75 #define KMS_DRIVER_MINOR        20
76 #define KMS_DRIVER_PATCHLEVEL   0
77
78 int amdgpu_vram_limit = 0;
79 int amdgpu_vis_vram_limit = 0;
80 int amdgpu_gart_size = -1; /* auto */
81 int amdgpu_gtt_size = -1; /* auto */
82 int amdgpu_moverate = -1; /* auto */
83 int amdgpu_benchmarking = 0;
84 int amdgpu_testing = 0;
85 int amdgpu_audio = -1;
86 int amdgpu_disp_priority = 0;
87 int amdgpu_hw_i2c = 0;
88 int amdgpu_pcie_gen2 = -1;
89 int amdgpu_msi = -1;
90 int amdgpu_lockup_timeout = 0;
91 int amdgpu_dpm = -1;
92 int amdgpu_fw_load_type = -1;
93 int amdgpu_aspm = -1;
94 int amdgpu_runtime_pm = -1;
95 uint amdgpu_ip_block_mask = 0xffffffff;
96 int amdgpu_bapm = -1;
97 int amdgpu_deep_color = 0;
98 int amdgpu_vm_size = -1;
99 int amdgpu_vm_fragment_size = -1;
100 int amdgpu_vm_block_size = -1;
101 int amdgpu_vm_fault_stop = 0;
102 int amdgpu_vm_debug = 0;
103 int amdgpu_vram_page_split = 512;
104 int amdgpu_vm_update_mode = -1;
105 int amdgpu_exp_hw_support = 0;
106 int amdgpu_sched_jobs = 32;
107 int amdgpu_sched_hw_submission = 2;
108 int amdgpu_no_evict = 0;
109 int amdgpu_direct_gma_size = 0;
110 uint amdgpu_pcie_gen_cap = 0;
111 uint amdgpu_pcie_lane_cap = 0;
112 uint amdgpu_cg_mask = 0xffffffff;
113 uint amdgpu_pg_mask = 0xffffffff;
114 uint amdgpu_sdma_phase_quantum = 32;
115 char *amdgpu_disable_cu = NULL;
116 char *amdgpu_virtual_display = NULL;
117 uint amdgpu_pp_feature_mask = 0xffffffff;
118 int amdgpu_ngg = 0;
119 int amdgpu_prim_buf_per_se = 0;
120 int amdgpu_pos_buf_per_se = 0;
121 int amdgpu_cntl_sb_buf_per_se = 0;
122 int amdgpu_param_buf_per_se = 0;
123 int amdgpu_job_hang_limit = 0;
124 int amdgpu_lbpw = -1;
125 int amdgpu_compute_multipipe = -1;
126
127 MODULE_PARM_DESC(vramlimit, "Restrict VRAM for testing, in megabytes");
128 module_param_named(vramlimit, amdgpu_vram_limit, int, 0600);
129
130 MODULE_PARM_DESC(vis_vramlimit, "Restrict visible VRAM for testing, in megabytes");
131 module_param_named(vis_vramlimit, amdgpu_vis_vram_limit, int, 0444);
132
133 MODULE_PARM_DESC(gartsize, "Size of GART to setup in megabytes (32, 64, etc., -1=auto)");
134 module_param_named(gartsize, amdgpu_gart_size, uint, 0600);
135
136 MODULE_PARM_DESC(gttsize, "Size of the GTT domain in megabytes (-1 = auto)");
137 module_param_named(gttsize, amdgpu_gtt_size, int, 0600);
138
139 MODULE_PARM_DESC(moverate, "Maximum buffer migration rate in MB/s. (32, 64, etc., -1=auto, 0=1=disabled)");
140 module_param_named(moverate, amdgpu_moverate, int, 0600);
141
142 MODULE_PARM_DESC(benchmark, "Run benchmark");
143 module_param_named(benchmark, amdgpu_benchmarking, int, 0444);
144
145 MODULE_PARM_DESC(test, "Run tests");
146 module_param_named(test, amdgpu_testing, int, 0444);
147
148 MODULE_PARM_DESC(audio, "Audio enable (-1 = auto, 0 = disable, 1 = enable)");
149 module_param_named(audio, amdgpu_audio, int, 0444);
150
151 MODULE_PARM_DESC(disp_priority, "Display Priority (0 = auto, 1 = normal, 2 = high)");
152 module_param_named(disp_priority, amdgpu_disp_priority, int, 0444);
153
154 MODULE_PARM_DESC(hw_i2c, "hw i2c engine enable (0 = disable)");
155 module_param_named(hw_i2c, amdgpu_hw_i2c, int, 0444);
156
157 MODULE_PARM_DESC(pcie_gen2, "PCIE Gen2 mode (-1 = auto, 0 = disable, 1 = enable)");
158 module_param_named(pcie_gen2, amdgpu_pcie_gen2, int, 0444);
159
160 MODULE_PARM_DESC(msi, "MSI support (1 = enable, 0 = disable, -1 = auto)");
161 module_param_named(msi, amdgpu_msi, int, 0444);
162
163 MODULE_PARM_DESC(lockup_timeout, "GPU lockup timeout in ms (default 0 = disable)");
164 module_param_named(lockup_timeout, amdgpu_lockup_timeout, int, 0444);
165
166 MODULE_PARM_DESC(dpm, "DPM support (1 = enable, 0 = disable, -1 = auto)");
167 module_param_named(dpm, amdgpu_dpm, int, 0444);
168
169 MODULE_PARM_DESC(fw_load_type, "firmware loading type (0 = direct, 1 = SMU, 2 = PSP, -1 = auto)");
170 module_param_named(fw_load_type, amdgpu_fw_load_type, int, 0444);
171
172 MODULE_PARM_DESC(aspm, "ASPM support (1 = enable, 0 = disable, -1 = auto)");
173 module_param_named(aspm, amdgpu_aspm, int, 0444);
174
175 MODULE_PARM_DESC(runpm, "PX runtime pm (1 = force enable, 0 = disable, -1 = PX only default)");
176 module_param_named(runpm, amdgpu_runtime_pm, int, 0444);
177
178 MODULE_PARM_DESC(ip_block_mask, "IP Block Mask (all blocks enabled (default))");
179 module_param_named(ip_block_mask, amdgpu_ip_block_mask, uint, 0444);
180
181 MODULE_PARM_DESC(bapm, "BAPM support (1 = enable, 0 = disable, -1 = auto)");
182 module_param_named(bapm, amdgpu_bapm, int, 0444);
183
184 MODULE_PARM_DESC(deep_color, "Deep Color support (1 = enable, 0 = disable (default))");
185 module_param_named(deep_color, amdgpu_deep_color, int, 0444);
186
187 MODULE_PARM_DESC(vm_size, "VM address space size in gigabytes (default 64GB)");
188 module_param_named(vm_size, amdgpu_vm_size, int, 0444);
189
190 MODULE_PARM_DESC(vm_fragment_size, "VM fragment size in bits (4, 5, etc. 4 = 64K (default), Max 9 = 2M)");
191 module_param_named(vm_fragment_size, amdgpu_vm_fragment_size, int, 0444);
192
193 MODULE_PARM_DESC(vm_block_size, "VM page table size in bits (default depending on vm_size)");
194 module_param_named(vm_block_size, amdgpu_vm_block_size, int, 0444);
195
196 MODULE_PARM_DESC(vm_fault_stop, "Stop on VM fault (0 = never (default), 1 = print first, 2 = always)");
197 module_param_named(vm_fault_stop, amdgpu_vm_fault_stop, int, 0444);
198
199 MODULE_PARM_DESC(vm_debug, "Debug VM handling (0 = disabled (default), 1 = enabled)");
200 module_param_named(vm_debug, amdgpu_vm_debug, int, 0644);
201
202 MODULE_PARM_DESC(vm_update_mode, "VM update using CPU (0 = never (default except for large BAR(LB)), 1 = Graphics only, 2 = Compute only (default for LB), 3 = Both");
203 module_param_named(vm_update_mode, amdgpu_vm_update_mode, int, 0444);
204
205 MODULE_PARM_DESC(vram_page_split, "Number of pages after we split VRAM allocations (default 512, -1 = disable)");
206 module_param_named(vram_page_split, amdgpu_vram_page_split, int, 0444);
207
208 MODULE_PARM_DESC(exp_hw_support, "experimental hw support (1 = enable, 0 = disable (default))");
209 module_param_named(exp_hw_support, amdgpu_exp_hw_support, int, 0444);
210
211 MODULE_PARM_DESC(sched_jobs, "the max number of jobs supported in the sw queue (default 32)");
212 module_param_named(sched_jobs, amdgpu_sched_jobs, int, 0444);
213
214 MODULE_PARM_DESC(sched_hw_submission, "the max number of HW submissions (default 2)");
215 module_param_named(sched_hw_submission, amdgpu_sched_hw_submission, int, 0444);
216
217 MODULE_PARM_DESC(ppfeaturemask, "all power features enabled (default))");
218 module_param_named(ppfeaturemask, amdgpu_pp_feature_mask, uint, 0444);
219
220 MODULE_PARM_DESC(no_evict, "Support pinning request from user space (1 = enable, 0 = disable (default))");
221 module_param_named(no_evict, amdgpu_no_evict, int, 0444);
222
223 MODULE_PARM_DESC(direct_gma_size, "Direct GMA size in megabytes (max 96MB)");
224 module_param_named(direct_gma_size, amdgpu_direct_gma_size, int, 0444);
225
226 MODULE_PARM_DESC(pcie_gen_cap, "PCIE Gen Caps (0: autodetect (default))");
227 module_param_named(pcie_gen_cap, amdgpu_pcie_gen_cap, uint, 0444);
228
229 MODULE_PARM_DESC(pcie_lane_cap, "PCIE Lane Caps (0: autodetect (default))");
230 module_param_named(pcie_lane_cap, amdgpu_pcie_lane_cap, uint, 0444);
231
232 MODULE_PARM_DESC(cg_mask, "Clockgating flags mask (0 = disable clock gating)");
233 module_param_named(cg_mask, amdgpu_cg_mask, uint, 0444);
234
235 MODULE_PARM_DESC(pg_mask, "Powergating flags mask (0 = disable power gating)");
236 module_param_named(pg_mask, amdgpu_pg_mask, uint, 0444);
237
238 MODULE_PARM_DESC(sdma_phase_quantum, "SDMA context switch phase quantum (x 1K GPU clock cycles, 0 = no change (default 32))");
239 module_param_named(sdma_phase_quantum, amdgpu_sdma_phase_quantum, uint, 0444);
240
241 MODULE_PARM_DESC(disable_cu, "Disable CUs (se.sh.cu,...)");
242 module_param_named(disable_cu, amdgpu_disable_cu, charp, 0444);
243
244 MODULE_PARM_DESC(virtual_display,
245                  "Enable virtual display feature (the virtual_display will be set like xxxx:xx:xx.x,x;xxxx:xx:xx.x,x)");
246 module_param_named(virtual_display, amdgpu_virtual_display, charp, 0444);
247
248 MODULE_PARM_DESC(ngg, "Next Generation Graphics (1 = enable, 0 = disable(default depending on gfx))");
249 module_param_named(ngg, amdgpu_ngg, int, 0444);
250
251 MODULE_PARM_DESC(prim_buf_per_se, "the size of Primitive Buffer per Shader Engine (default depending on gfx)");
252 module_param_named(prim_buf_per_se, amdgpu_prim_buf_per_se, int, 0444);
253
254 MODULE_PARM_DESC(pos_buf_per_se, "the size of Position Buffer per Shader Engine (default depending on gfx)");
255 module_param_named(pos_buf_per_se, amdgpu_pos_buf_per_se, int, 0444);
256
257 MODULE_PARM_DESC(cntl_sb_buf_per_se, "the size of Control Sideband per Shader Engine (default depending on gfx)");
258 module_param_named(cntl_sb_buf_per_se, amdgpu_cntl_sb_buf_per_se, int, 0444);
259
260 MODULE_PARM_DESC(param_buf_per_se, "the size of Off-Chip Pramater Cache per Shader Engine (default depending on gfx)");
261 module_param_named(param_buf_per_se, amdgpu_param_buf_per_se, int, 0444);
262
263 MODULE_PARM_DESC(job_hang_limit, "how much time allow a job hang and not drop it (default 0)");
264 module_param_named(job_hang_limit, amdgpu_job_hang_limit, int ,0444);
265
266 MODULE_PARM_DESC(lbpw, "Load Balancing Per Watt (LBPW) support (1 = enable, 0 = disable, -1 = auto)");
267 module_param_named(lbpw, amdgpu_lbpw, int, 0444);
268
269 MODULE_PARM_DESC(compute_multipipe, "Force compute queues to be spread across pipes (1 = enable, 0 = disable, -1 = auto)");
270 module_param_named(compute_multipipe, amdgpu_compute_multipipe, int, 0444);
271
272 #ifdef CONFIG_DRM_AMDGPU_SI
273
274 #if defined(CONFIG_DRM_RADEON) || defined(CONFIG_DRM_RADEON_MODULE)
275 int amdgpu_si_support = 0;
276 MODULE_PARM_DESC(si_support, "SI support (1 = enabled, 0 = disabled (default))");
277 #else
278 int amdgpu_si_support = 1;
279 MODULE_PARM_DESC(si_support, "SI support (1 = enabled (default), 0 = disabled)");
280 #endif
281
282 module_param_named(si_support, amdgpu_si_support, int, 0444);
283 #endif
284
285 #ifdef CONFIG_DRM_AMDGPU_CIK
286
287 #if defined(CONFIG_DRM_RADEON) || defined(CONFIG_DRM_RADEON_MODULE)
288 int amdgpu_cik_support = 0;
289 MODULE_PARM_DESC(cik_support, "CIK support (1 = enabled, 0 = disabled (default))");
290 #else
291 int amdgpu_cik_support = 1;
292 MODULE_PARM_DESC(cik_support, "CIK support (1 = enabled (default), 0 = disabled)");
293 #endif
294
295 module_param_named(cik_support, amdgpu_cik_support, int, 0444);
296 #endif
297
298
299 static const struct pci_device_id pciidlist[] = {
300 #ifdef  CONFIG_DRM_AMDGPU_SI
301         {0x1002, 0x6780, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
302         {0x1002, 0x6784, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
303         {0x1002, 0x6788, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
304         {0x1002, 0x678A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
305         {0x1002, 0x6790, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
306         {0x1002, 0x6791, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
307         {0x1002, 0x6792, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
308         {0x1002, 0x6798, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
309         {0x1002, 0x6799, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
310         {0x1002, 0x679A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
311         {0x1002, 0x679B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
312         {0x1002, 0x679E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
313         {0x1002, 0x679F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TAHITI},
314         {0x1002, 0x6800, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN|AMD_IS_MOBILITY},
315         {0x1002, 0x6801, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN|AMD_IS_MOBILITY},
316         {0x1002, 0x6802, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN|AMD_IS_MOBILITY},
317         {0x1002, 0x6806, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
318         {0x1002, 0x6808, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
319         {0x1002, 0x6809, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
320         {0x1002, 0x6810, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
321         {0x1002, 0x6811, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
322         {0x1002, 0x6816, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
323         {0x1002, 0x6817, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
324         {0x1002, 0x6818, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
325         {0x1002, 0x6819, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_PITCAIRN},
326         {0x1002, 0x6600, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
327         {0x1002, 0x6601, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
328         {0x1002, 0x6602, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
329         {0x1002, 0x6603, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
330         {0x1002, 0x6604, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
331         {0x1002, 0x6605, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
332         {0x1002, 0x6606, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
333         {0x1002, 0x6607, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
334         {0x1002, 0x6608, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
335         {0x1002, 0x6610, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
336         {0x1002, 0x6611, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
337         {0x1002, 0x6613, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
338         {0x1002, 0x6617, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
339         {0x1002, 0x6620, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
340         {0x1002, 0x6621, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
341         {0x1002, 0x6623, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND|AMD_IS_MOBILITY},
342         {0x1002, 0x6631, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_OLAND},
343         {0x1002, 0x6820, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
344         {0x1002, 0x6821, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
345         {0x1002, 0x6822, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
346         {0x1002, 0x6823, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
347         {0x1002, 0x6824, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
348         {0x1002, 0x6825, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
349         {0x1002, 0x6826, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
350         {0x1002, 0x6827, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
351         {0x1002, 0x6828, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
352         {0x1002, 0x6829, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
353         {0x1002, 0x682A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
354         {0x1002, 0x682B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
355         {0x1002, 0x682C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
356         {0x1002, 0x682D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
357         {0x1002, 0x682F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
358         {0x1002, 0x6830, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
359         {0x1002, 0x6831, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE|AMD_IS_MOBILITY},
360         {0x1002, 0x6835, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
361         {0x1002, 0x6837, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
362         {0x1002, 0x6838, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
363         {0x1002, 0x6839, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
364         {0x1002, 0x683B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
365         {0x1002, 0x683D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
366         {0x1002, 0x683F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VERDE},
367         {0x1002, 0x6660, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
368         {0x1002, 0x6663, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
369         {0x1002, 0x6664, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
370         {0x1002, 0x6665, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
371         {0x1002, 0x6667, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
372         {0x1002, 0x666F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAINAN|AMD_IS_MOBILITY},
373 #endif
374 #ifdef CONFIG_DRM_AMDGPU_CIK
375         /* Kaveri */
376         {0x1002, 0x1304, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
377         {0x1002, 0x1305, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
378         {0x1002, 0x1306, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
379         {0x1002, 0x1307, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
380         {0x1002, 0x1309, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
381         {0x1002, 0x130A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
382         {0x1002, 0x130B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
383         {0x1002, 0x130C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
384         {0x1002, 0x130D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
385         {0x1002, 0x130E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
386         {0x1002, 0x130F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
387         {0x1002, 0x1310, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
388         {0x1002, 0x1311, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
389         {0x1002, 0x1312, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
390         {0x1002, 0x1313, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
391         {0x1002, 0x1315, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
392         {0x1002, 0x1316, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
393         {0x1002, 0x1317, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
394         {0x1002, 0x1318, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_MOBILITY|AMD_IS_APU},
395         {0x1002, 0x131B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
396         {0x1002, 0x131C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
397         {0x1002, 0x131D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KAVERI|AMD_IS_APU},
398         /* Bonaire */
399         {0x1002, 0x6640, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
400         {0x1002, 0x6641, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
401         {0x1002, 0x6646, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
402         {0x1002, 0x6647, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE|AMD_IS_MOBILITY},
403         {0x1002, 0x6649, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
404         {0x1002, 0x6650, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
405         {0x1002, 0x6651, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
406         {0x1002, 0x6658, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
407         {0x1002, 0x665c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
408         {0x1002, 0x665d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
409         {0x1002, 0x665f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_BONAIRE},
410         /* Hawaii */
411         {0x1002, 0x67A0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
412         {0x1002, 0x67A1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
413         {0x1002, 0x67A2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
414         {0x1002, 0x67A8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
415         {0x1002, 0x67A9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
416         {0x1002, 0x67AA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
417         {0x1002, 0x67B0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
418         {0x1002, 0x67B1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
419         {0x1002, 0x67B8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
420         {0x1002, 0x67B9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
421         {0x1002, 0x67BA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
422         {0x1002, 0x67BE, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_HAWAII},
423         /* Kabini */
424         {0x1002, 0x9830, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
425         {0x1002, 0x9831, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
426         {0x1002, 0x9832, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
427         {0x1002, 0x9833, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
428         {0x1002, 0x9834, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
429         {0x1002, 0x9835, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
430         {0x1002, 0x9836, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
431         {0x1002, 0x9837, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
432         {0x1002, 0x9838, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
433         {0x1002, 0x9839, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
434         {0x1002, 0x983a, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
435         {0x1002, 0x983b, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_MOBILITY|AMD_IS_APU},
436         {0x1002, 0x983c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
437         {0x1002, 0x983d, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
438         {0x1002, 0x983e, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
439         {0x1002, 0x983f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_KABINI|AMD_IS_APU},
440         /* mullins */
441         {0x1002, 0x9850, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
442         {0x1002, 0x9851, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
443         {0x1002, 0x9852, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
444         {0x1002, 0x9853, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
445         {0x1002, 0x9854, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
446         {0x1002, 0x9855, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
447         {0x1002, 0x9856, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
448         {0x1002, 0x9857, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
449         {0x1002, 0x9858, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
450         {0x1002, 0x9859, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
451         {0x1002, 0x985A, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
452         {0x1002, 0x985B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
453         {0x1002, 0x985C, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
454         {0x1002, 0x985D, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
455         {0x1002, 0x985E, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
456         {0x1002, 0x985F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_MULLINS|AMD_IS_MOBILITY|AMD_IS_APU},
457 #endif
458         /* topaz */
459         {0x1002, 0x6900, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
460         {0x1002, 0x6901, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
461         {0x1002, 0x6902, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
462         {0x1002, 0x6903, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
463         {0x1002, 0x6907, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TOPAZ},
464         /* tonga */
465         {0x1002, 0x6920, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
466         {0x1002, 0x6921, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
467         {0x1002, 0x6928, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
468         {0x1002, 0x6929, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
469         {0x1002, 0x692B, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
470         {0x1002, 0x692F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
471         {0x1002, 0x6930, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
472         {0x1002, 0x6938, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
473         {0x1002, 0x6939, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_TONGA},
474         /* fiji */
475         {0x1002, 0x7300, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_FIJI},
476         {0x1002, 0x730F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_FIJI},
477         /* carrizo */
478         {0x1002, 0x9870, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
479         {0x1002, 0x9874, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
480         {0x1002, 0x9875, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
481         {0x1002, 0x9876, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
482         {0x1002, 0x9877, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_CARRIZO|AMD_IS_APU},
483         /* stoney */
484         {0x1002, 0x98E4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_STONEY|AMD_IS_APU},
485         /* Polaris11 */
486         {0x1002, 0x67E0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
487         {0x1002, 0x67E3, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
488         {0x1002, 0x67E8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
489         {0x1002, 0x67EB, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
490         {0x1002, 0x67EF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
491         {0x1002, 0x67FF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
492         {0x1002, 0x67E1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
493         {0x1002, 0x67E7, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
494         {0x1002, 0x67E9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS11},
495         /* Polaris10 */
496         {0x1002, 0x67C0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
497         {0x1002, 0x67C1, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
498         {0x1002, 0x67C2, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
499         {0x1002, 0x67C4, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
500         {0x1002, 0x67C7, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
501         {0x1002, 0x67D0, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
502         {0x1002, 0x67DF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
503         {0x1002, 0x67C8, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
504         {0x1002, 0x67C9, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
505         {0x1002, 0x67CA, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
506         {0x1002, 0x67CC, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
507         {0x1002, 0x67CF, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS10},
508         /* Polaris12 */
509         {0x1002, 0x6980, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
510         {0x1002, 0x6981, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
511         {0x1002, 0x6985, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
512         {0x1002, 0x6986, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
513         {0x1002, 0x6987, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
514         {0x1002, 0x6995, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
515         {0x1002, 0x6997, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
516         {0x1002, 0x699F, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_POLARIS12},
517         /* Vega 10 */
518         {0x1002, 0x6860, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
519         {0x1002, 0x6861, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
520         {0x1002, 0x6862, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
521         {0x1002, 0x6863, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
522         {0x1002, 0x6864, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
523         {0x1002, 0x6867, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
524         {0x1002, 0x6868, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
525         {0x1002, 0x686c, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
526         {0x1002, 0x687f, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_VEGA10|AMD_EXP_HW_SUPPORT},
527         /* Raven */
528         {0x1002, 0x15dd, PCI_ANY_ID, PCI_ANY_ID, 0, 0, CHIP_RAVEN|AMD_IS_APU|AMD_EXP_HW_SUPPORT},
529
530         {0, 0, 0}
531 };
532
533 MODULE_DEVICE_TABLE(pci, pciidlist);
534
535 static struct drm_driver kms_driver;
536
537 static int amdgpu_kick_out_firmware_fb(struct pci_dev *pdev)
538 {
539         struct apertures_struct *ap;
540         bool primary = false;
541
542         ap = alloc_apertures(1);
543         if (!ap)
544                 return -ENOMEM;
545
546         ap->ranges[0].base = pci_resource_start(pdev, 0);
547         ap->ranges[0].size = pci_resource_len(pdev, 0);
548
549 #ifdef CONFIG_X86
550         primary = pdev->resource[PCI_ROM_RESOURCE].flags & IORESOURCE_ROM_SHADOW;
551 #endif
552         drm_fb_helper_remove_conflicting_framebuffers(ap, "amdgpudrmfb", primary);
553         kfree(ap);
554
555         return 0;
556 }
557
558 static int amdgpu_pci_probe(struct pci_dev *pdev,
559                             const struct pci_device_id *ent)
560 {
561         struct drm_device *dev;
562         unsigned long flags = ent->driver_data;
563         int ret;
564
565         if ((flags & AMD_EXP_HW_SUPPORT) && !amdgpu_exp_hw_support) {
566                 DRM_INFO("This hardware requires experimental hardware support.\n"
567                          "See modparam exp_hw_support\n");
568                 return -ENODEV;
569         }
570
571         /*
572          * Initialize amdkfd before starting radeon. If it was not loaded yet,
573          * defer radeon probing
574          */
575         ret = amdgpu_amdkfd_init();
576         if (ret == -EPROBE_DEFER)
577                 return ret;
578
579         /* Get rid of things like offb */
580         ret = amdgpu_kick_out_firmware_fb(pdev);
581         if (ret)
582                 return ret;
583
584         dev = drm_dev_alloc(&kms_driver, &pdev->dev);
585         if (IS_ERR(dev))
586                 return PTR_ERR(dev);
587
588         ret = pci_enable_device(pdev);
589         if (ret)
590                 goto err_free;
591
592         dev->pdev = pdev;
593
594         pci_set_drvdata(pdev, dev);
595
596         ret = drm_dev_register(dev, ent->driver_data);
597         if (ret)
598                 goto err_pci;
599
600         return 0;
601
602 err_pci:
603         pci_disable_device(pdev);
604 err_free:
605         drm_dev_unref(dev);
606         return ret;
607 }
608
609 static void
610 amdgpu_pci_remove(struct pci_dev *pdev)
611 {
612         struct drm_device *dev = pci_get_drvdata(pdev);
613
614         drm_dev_unregister(dev);
615         drm_dev_unref(dev);
616         pci_disable_device(pdev);
617         pci_set_drvdata(pdev, NULL);
618 }
619
620 static void
621 amdgpu_pci_shutdown(struct pci_dev *pdev)
622 {
623         struct drm_device *dev = pci_get_drvdata(pdev);
624         struct amdgpu_device *adev = dev->dev_private;
625
626         /* if we are running in a VM, make sure the device
627          * torn down properly on reboot/shutdown.
628          * unfortunately we can't detect certain
629          * hypervisors so just do this all the time.
630          */
631         amdgpu_suspend(adev);
632 }
633
634 static int amdgpu_pmops_suspend(struct device *dev)
635 {
636         struct pci_dev *pdev = to_pci_dev(dev);
637
638         struct drm_device *drm_dev = pci_get_drvdata(pdev);
639         return amdgpu_device_suspend(drm_dev, true, true);
640 }
641
642 static int amdgpu_pmops_resume(struct device *dev)
643 {
644         struct pci_dev *pdev = to_pci_dev(dev);
645         struct drm_device *drm_dev = pci_get_drvdata(pdev);
646
647         /* GPU comes up enabled by the bios on resume */
648         if (amdgpu_device_is_px(drm_dev)) {
649                 pm_runtime_disable(dev);
650                 pm_runtime_set_active(dev);
651                 pm_runtime_enable(dev);
652         }
653
654         return amdgpu_device_resume(drm_dev, true, true);
655 }
656
657 static int amdgpu_pmops_freeze(struct device *dev)
658 {
659         struct pci_dev *pdev = to_pci_dev(dev);
660
661         struct drm_device *drm_dev = pci_get_drvdata(pdev);
662         return amdgpu_device_suspend(drm_dev, false, true);
663 }
664
665 static int amdgpu_pmops_thaw(struct device *dev)
666 {
667         struct pci_dev *pdev = to_pci_dev(dev);
668
669         struct drm_device *drm_dev = pci_get_drvdata(pdev);
670         return amdgpu_device_resume(drm_dev, false, true);
671 }
672
673 static int amdgpu_pmops_poweroff(struct device *dev)
674 {
675         struct pci_dev *pdev = to_pci_dev(dev);
676
677         struct drm_device *drm_dev = pci_get_drvdata(pdev);
678         return amdgpu_device_suspend(drm_dev, true, true);
679 }
680
681 static int amdgpu_pmops_restore(struct device *dev)
682 {
683         struct pci_dev *pdev = to_pci_dev(dev);
684
685         struct drm_device *drm_dev = pci_get_drvdata(pdev);
686         return amdgpu_device_resume(drm_dev, false, true);
687 }
688
689 static int amdgpu_pmops_runtime_suspend(struct device *dev)
690 {
691         struct pci_dev *pdev = to_pci_dev(dev);
692         struct drm_device *drm_dev = pci_get_drvdata(pdev);
693         int ret;
694
695         if (!amdgpu_device_is_px(drm_dev)) {
696                 pm_runtime_forbid(dev);
697                 return -EBUSY;
698         }
699
700         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
701         drm_kms_helper_poll_disable(drm_dev);
702         vga_switcheroo_set_dynamic_switch(pdev, VGA_SWITCHEROO_OFF);
703
704         ret = amdgpu_device_suspend(drm_dev, false, false);
705         pci_save_state(pdev);
706         pci_disable_device(pdev);
707         pci_ignore_hotplug(pdev);
708         if (amdgpu_is_atpx_hybrid())
709                 pci_set_power_state(pdev, PCI_D3cold);
710         else if (!amdgpu_has_atpx_dgpu_power_cntl())
711                 pci_set_power_state(pdev, PCI_D3hot);
712         drm_dev->switch_power_state = DRM_SWITCH_POWER_DYNAMIC_OFF;
713
714         return 0;
715 }
716
717 static int amdgpu_pmops_runtime_resume(struct device *dev)
718 {
719         struct pci_dev *pdev = to_pci_dev(dev);
720         struct drm_device *drm_dev = pci_get_drvdata(pdev);
721         int ret;
722
723         if (!amdgpu_device_is_px(drm_dev))
724                 return -EINVAL;
725
726         drm_dev->switch_power_state = DRM_SWITCH_POWER_CHANGING;
727
728         if (amdgpu_is_atpx_hybrid() ||
729             !amdgpu_has_atpx_dgpu_power_cntl())
730                 pci_set_power_state(pdev, PCI_D0);
731         pci_restore_state(pdev);
732         ret = pci_enable_device(pdev);
733         if (ret)
734                 return ret;
735         pci_set_master(pdev);
736
737         ret = amdgpu_device_resume(drm_dev, false, false);
738         drm_kms_helper_poll_enable(drm_dev);
739         vga_switcheroo_set_dynamic_switch(pdev, VGA_SWITCHEROO_ON);
740         drm_dev->switch_power_state = DRM_SWITCH_POWER_ON;
741         return 0;
742 }
743
744 static int amdgpu_pmops_runtime_idle(struct device *dev)
745 {
746         struct pci_dev *pdev = to_pci_dev(dev);
747         struct drm_device *drm_dev = pci_get_drvdata(pdev);
748         struct drm_crtc *crtc;
749
750         if (!amdgpu_device_is_px(drm_dev)) {
751                 pm_runtime_forbid(dev);
752                 return -EBUSY;
753         }
754
755         list_for_each_entry(crtc, &drm_dev->mode_config.crtc_list, head) {
756                 if (crtc->enabled) {
757                         DRM_DEBUG_DRIVER("failing to power off - crtc active\n");
758                         return -EBUSY;
759                 }
760         }
761
762         pm_runtime_mark_last_busy(dev);
763         pm_runtime_autosuspend(dev);
764         /* we don't want the main rpm_idle to call suspend - we want to autosuspend */
765         return 1;
766 }
767
768 long amdgpu_drm_ioctl(struct file *filp,
769                       unsigned int cmd, unsigned long arg)
770 {
771         struct drm_file *file_priv = filp->private_data;
772         struct drm_device *dev;
773         long ret;
774         dev = file_priv->minor->dev;
775         ret = pm_runtime_get_sync(dev->dev);
776         if (ret < 0)
777                 return ret;
778
779         ret = drm_ioctl(filp, cmd, arg);
780
781         pm_runtime_mark_last_busy(dev->dev);
782         pm_runtime_put_autosuspend(dev->dev);
783         return ret;
784 }
785
786 static const struct dev_pm_ops amdgpu_pm_ops = {
787         .suspend = amdgpu_pmops_suspend,
788         .resume = amdgpu_pmops_resume,
789         .freeze = amdgpu_pmops_freeze,
790         .thaw = amdgpu_pmops_thaw,
791         .poweroff = amdgpu_pmops_poweroff,
792         .restore = amdgpu_pmops_restore,
793         .runtime_suspend = amdgpu_pmops_runtime_suspend,
794         .runtime_resume = amdgpu_pmops_runtime_resume,
795         .runtime_idle = amdgpu_pmops_runtime_idle,
796 };
797
798 static const struct file_operations amdgpu_driver_kms_fops = {
799         .owner = THIS_MODULE,
800         .open = drm_open,
801         .release = drm_release,
802         .unlocked_ioctl = amdgpu_drm_ioctl,
803         .mmap = amdgpu_mmap,
804         .poll = drm_poll,
805         .read = drm_read,
806 #ifdef CONFIG_COMPAT
807         .compat_ioctl = amdgpu_kms_compat_ioctl,
808 #endif
809 };
810
811 static bool
812 amdgpu_get_crtc_scanout_position(struct drm_device *dev, unsigned int pipe,
813                                  bool in_vblank_irq, int *vpos, int *hpos,
814                                  ktime_t *stime, ktime_t *etime,
815                                  const struct drm_display_mode *mode)
816 {
817         return amdgpu_get_crtc_scanoutpos(dev, pipe, 0, vpos, hpos,
818                                           stime, etime, mode);
819 }
820
821 static struct drm_driver kms_driver = {
822         .driver_features =
823             DRIVER_USE_AGP |
824             DRIVER_HAVE_IRQ | DRIVER_IRQ_SHARED | DRIVER_GEM |
825             DRIVER_PRIME | DRIVER_RENDER | DRIVER_MODESET | DRIVER_SYNCOBJ,
826         .load = amdgpu_driver_load_kms,
827         .open = amdgpu_driver_open_kms,
828         .postclose = amdgpu_driver_postclose_kms,
829         .lastclose = amdgpu_driver_lastclose_kms,
830         .unload = amdgpu_driver_unload_kms,
831         .get_vblank_counter = amdgpu_get_vblank_counter_kms,
832         .enable_vblank = amdgpu_enable_vblank_kms,
833         .disable_vblank = amdgpu_disable_vblank_kms,
834         .get_vblank_timestamp = drm_calc_vbltimestamp_from_scanoutpos,
835         .get_scanout_position = amdgpu_get_crtc_scanout_position,
836 #if defined(CONFIG_DEBUG_FS)
837         .debugfs_init = amdgpu_debugfs_init,
838 #endif
839         .irq_preinstall = amdgpu_irq_preinstall,
840         .irq_postinstall = amdgpu_irq_postinstall,
841         .irq_uninstall = amdgpu_irq_uninstall,
842         .irq_handler = amdgpu_irq_handler,
843         .ioctls = amdgpu_ioctls_kms,
844         .gem_free_object_unlocked = amdgpu_gem_object_free,
845         .gem_open_object = amdgpu_gem_object_open,
846         .gem_close_object = amdgpu_gem_object_close,
847         .dumb_create = amdgpu_mode_dumb_create,
848         .dumb_map_offset = amdgpu_mode_dumb_mmap,
849         .fops = &amdgpu_driver_kms_fops,
850
851         .prime_handle_to_fd = drm_gem_prime_handle_to_fd,
852         .prime_fd_to_handle = drm_gem_prime_fd_to_handle,
853         .gem_prime_export = amdgpu_gem_prime_export,
854         .gem_prime_import = drm_gem_prime_import,
855         .gem_prime_pin = amdgpu_gem_prime_pin,
856         .gem_prime_unpin = amdgpu_gem_prime_unpin,
857         .gem_prime_res_obj = amdgpu_gem_prime_res_obj,
858         .gem_prime_get_sg_table = amdgpu_gem_prime_get_sg_table,
859         .gem_prime_import_sg_table = amdgpu_gem_prime_import_sg_table,
860         .gem_prime_vmap = amdgpu_gem_prime_vmap,
861         .gem_prime_vunmap = amdgpu_gem_prime_vunmap,
862         .gem_prime_mmap = amdgpu_gem_prime_mmap,
863
864         .name = DRIVER_NAME,
865         .desc = DRIVER_DESC,
866         .date = DRIVER_DATE,
867         .major = KMS_DRIVER_MAJOR,
868         .minor = KMS_DRIVER_MINOR,
869         .patchlevel = KMS_DRIVER_PATCHLEVEL,
870 };
871
872 static struct drm_driver *driver;
873 static struct pci_driver *pdriver;
874
875 static struct pci_driver amdgpu_kms_pci_driver = {
876         .name = DRIVER_NAME,
877         .id_table = pciidlist,
878         .probe = amdgpu_pci_probe,
879         .remove = amdgpu_pci_remove,
880         .shutdown = amdgpu_pci_shutdown,
881         .driver.pm = &amdgpu_pm_ops,
882 };
883
884
885
886 static int __init amdgpu_init(void)
887 {
888         int r;
889
890         r = amdgpu_sync_init();
891         if (r)
892                 goto error_sync;
893
894         r = amdgpu_fence_slab_init();
895         if (r)
896                 goto error_fence;
897
898         r = amd_sched_fence_slab_init();
899         if (r)
900                 goto error_sched;
901
902         if (vgacon_text_force()) {
903                 DRM_ERROR("VGACON disables amdgpu kernel modesetting.\n");
904                 return -EINVAL;
905         }
906         DRM_INFO("amdgpu kernel modesetting enabled.\n");
907         driver = &kms_driver;
908         pdriver = &amdgpu_kms_pci_driver;
909         driver->num_ioctls = amdgpu_max_kms_ioctl;
910         amdgpu_register_atpx_handler();
911         /* let modprobe override vga console setting */
912         return pci_register_driver(pdriver);
913
914 error_sched:
915         amdgpu_fence_slab_fini();
916
917 error_fence:
918         amdgpu_sync_fini();
919
920 error_sync:
921         return r;
922 }
923
924 static void __exit amdgpu_exit(void)
925 {
926         amdgpu_amdkfd_fini();
927         pci_unregister_driver(pdriver);
928         amdgpu_unregister_atpx_handler();
929         amdgpu_sync_fini();
930         amd_sched_fence_slab_fini();
931         amdgpu_fence_slab_fini();
932 }
933
934 module_init(amdgpu_init);
935 module_exit(amdgpu_exit);
936
937 MODULE_AUTHOR(DRIVER_AUTHOR);
938 MODULE_DESCRIPTION(DRIVER_DESC);
939 MODULE_LICENSE("GPL and additional rights");