4433e0024cf9e4e097ac18d36841960ef444c4a8
[muen/linux.git] / drivers / gpu / drm / amd / powerplay / inc / smumgr.h
1 /*
2  * Copyright 2015 Advanced Micro Devices, Inc.
3  *
4  * Permission is hereby granted, free of charge, to any person obtaining a
5  * copy of this software and associated documentation files (the "Software"),
6  * to deal in the Software without restriction, including without limitation
7  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
8  * and/or sell copies of the Software, and to permit persons to whom the
9  * Software is furnished to do so, subject to the following conditions:
10  *
11  * The above copyright notice and this permission notice shall be included in
12  * all copies or substantial portions of the Software.
13  *
14  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
15  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
16  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
17  * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR
18  * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE,
19  * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
20  * OTHER DEALINGS IN THE SOFTWARE.
21  *
22  */
23 #ifndef _SMUMGR_H_
24 #define _SMUMGR_H_
25 #include <linux/types.h>
26 #include "amd_powerplay.h"
27 #include "hwmgr.h"
28
29 #define smu_lower_32_bits(n) ((uint32_t)(n))
30 #define smu_upper_32_bits(n) ((uint32_t)(((n)>>16)>>16))
31
32
33
34 enum AVFS_BTC_STATUS {
35         AVFS_BTC_BOOT = 0,
36         AVFS_BTC_BOOT_STARTEDSMU,
37         AVFS_LOAD_VIRUS,
38         AVFS_BTC_VIRUS_LOADED,
39         AVFS_BTC_VIRUS_FAIL,
40         AVFS_BTC_COMPLETED_PREVIOUSLY,
41         AVFS_BTC_ENABLEAVFS,
42         AVFS_BTC_STARTED,
43         AVFS_BTC_FAILED,
44         AVFS_BTC_RESTOREVFT_FAILED,
45         AVFS_BTC_SAVEVFT_FAILED,
46         AVFS_BTC_DPMTABLESETUP_FAILED,
47         AVFS_BTC_COMPLETED_UNSAVED,
48         AVFS_BTC_COMPLETED_SAVED,
49         AVFS_BTC_COMPLETED_RESTORED,
50         AVFS_BTC_DISABLED,
51         AVFS_BTC_NOTSUPPORTED,
52         AVFS_BTC_SMUMSG_ERROR
53 };
54
55 enum SMU_TABLE {
56         SMU_UVD_TABLE = 0,
57         SMU_VCE_TABLE,
58         SMU_SAMU_TABLE,
59         SMU_BIF_TABLE,
60 };
61
62 enum SMU_TYPE {
63         SMU_SoftRegisters = 0,
64         SMU_Discrete_DpmTable,
65 };
66
67 enum SMU_MEMBER {
68         HandshakeDisables = 0,
69         VoltageChangeTimeout,
70         AverageGraphicsActivity,
71         PreVBlankGap,
72         VBlankTimeout,
73         UcodeLoadStatus,
74         UvdBootLevel,
75         VceBootLevel,
76         SamuBootLevel,
77         LowSclkInterruptThreshold,
78 };
79
80
81 enum SMU_MAC_DEFINITION {
82         SMU_MAX_LEVELS_GRAPHICS = 0,
83         SMU_MAX_LEVELS_MEMORY,
84         SMU_MAX_LEVELS_LINK,
85         SMU_MAX_ENTRIES_SMIO,
86         SMU_MAX_LEVELS_VDDC,
87         SMU_MAX_LEVELS_VDDGFX,
88         SMU_MAX_LEVELS_VDDCI,
89         SMU_MAX_LEVELS_MVDD,
90         SMU_UVD_MCLK_HANDSHAKE_DISABLE,
91 };
92
93 extern int smum_get_argument(struct pp_hwmgr *hwmgr);
94
95 extern int smum_download_powerplay_table(struct pp_hwmgr *hwmgr, void **table);
96
97 extern int smum_upload_powerplay_table(struct pp_hwmgr *hwmgr);
98
99 extern int smum_send_msg_to_smc(struct pp_hwmgr *hwmgr, uint16_t msg);
100
101 extern int smum_send_msg_to_smc_with_parameter(struct pp_hwmgr *hwmgr,
102                                         uint16_t msg, uint32_t parameter);
103
104 extern int smum_wait_on_register(struct pp_hwmgr *hwmgr,
105                                 uint32_t index, uint32_t value, uint32_t mask);
106
107 extern int smum_wait_for_register_unequal(struct pp_hwmgr *hwmgr,
108                                 uint32_t index, uint32_t value, uint32_t mask);
109
110 extern int smum_wait_on_indirect_register(struct pp_hwmgr *hwmgr,
111                                 uint32_t indirect_port, uint32_t index,
112                                 uint32_t value, uint32_t mask);
113
114
115 extern void smum_wait_for_indirect_register_unequal(
116                                 struct pp_hwmgr *hwmgr,
117                                 uint32_t indirect_port, uint32_t index,
118                                 uint32_t value, uint32_t mask);
119
120
121 extern int smu_allocate_memory(void *device, uint32_t size,
122                          enum cgs_gpu_mem_type type,
123                          uint32_t byte_align, uint64_t *mc_addr,
124                          void **kptr, void *handle);
125
126 extern int smu_free_memory(void *device, void *handle);
127 extern int vega10_smum_init(struct pp_hwmgr *hwmgr);
128
129 extern int smum_update_sclk_threshold(struct pp_hwmgr *hwmgr);
130
131 extern int smum_update_smc_table(struct pp_hwmgr *hwmgr, uint32_t type);
132 extern int smum_process_firmware_header(struct pp_hwmgr *hwmgr);
133 extern int smum_thermal_avfs_enable(struct pp_hwmgr *hwmgr);
134 extern int smum_thermal_setup_fan_table(struct pp_hwmgr *hwmgr);
135 extern int smum_init_smc_table(struct pp_hwmgr *hwmgr);
136 extern int smum_populate_all_graphic_levels(struct pp_hwmgr *hwmgr);
137 extern int smum_populate_all_memory_levels(struct pp_hwmgr *hwmgr);
138 extern int smum_initialize_mc_reg_table(struct pp_hwmgr *hwmgr);
139 extern uint32_t smum_get_offsetof(struct pp_hwmgr *hwmgr,
140                                 uint32_t type, uint32_t member);
141 extern uint32_t smum_get_mac_definition(struct pp_hwmgr *hwmgr, uint32_t value);
142
143 extern bool smum_is_dpm_running(struct pp_hwmgr *hwmgr);
144
145 extern int smum_populate_requested_graphic_levels(struct pp_hwmgr *hwmgr,
146                 struct amd_pp_profile *request);
147
148 extern bool smum_is_hw_avfs_present(struct pp_hwmgr *hwmgr);
149
150 #define SMUM_FIELD_SHIFT(reg, field) reg##__##field##__SHIFT
151
152 #define SMUM_FIELD_MASK(reg, field) reg##__##field##_MASK
153
154 #define SMUM_WAIT_INDIRECT_REGISTER_GIVEN_INDEX(hwmgr,                  \
155                                         port, index, value, mask)       \
156         smum_wait_on_indirect_register(hwmgr,                           \
157                                 mm##port##_INDEX, index, value, mask)
158
159 #define SMUM_WAIT_INDIRECT_REGISTER(hwmgr, port, reg, value, mask)    \
160             SMUM_WAIT_INDIRECT_REGISTER_GIVEN_INDEX(hwmgr, port, ix##reg, value, mask)
161
162 #define SMUM_WAIT_INDIRECT_FIELD(hwmgr, port, reg, field, fieldval)                          \
163             SMUM_WAIT_INDIRECT_REGISTER(hwmgr, port, reg, (fieldval) << SMUM_FIELD_SHIFT(reg, field), \
164                                     SMUM_FIELD_MASK(reg, field) )
165
166 #define SMUM_GET_FIELD(value, reg, field)                               \
167                 (((value) & SMUM_FIELD_MASK(reg, field))                \
168                 >> SMUM_FIELD_SHIFT(reg, field))
169
170 #define SMUM_READ_FIELD(device, reg, field)                           \
171                 SMUM_GET_FIELD(cgs_read_register(device, mm##reg), reg, field)
172
173 #define SMUM_SET_FIELD(value, reg, field, field_val)                  \
174                 (((value) & ~SMUM_FIELD_MASK(reg, field)) |                    \
175                 (SMUM_FIELD_MASK(reg, field) & ((field_val) <<                 \
176                         SMUM_FIELD_SHIFT(reg, field))))
177
178 #define SMUM_READ_INDIRECT_FIELD(device, port, reg, field) \
179             SMUM_GET_FIELD(cgs_read_ind_register(device, port, ix##reg), \
180                            reg, field)
181
182 /*Operations on named fields.*/
183
184 #define SMUM_READ_VFPF_INDIRECT_FIELD(device, port, reg, field) \
185                 SMUM_GET_FIELD(cgs_read_ind_register(device, port, ix##reg), \
186                         reg, field)
187
188
189 #define SMUM_WRITE_VFPF_INDIRECT_FIELD(device, port, reg, field, fieldval)    \
190                 cgs_write_ind_register(device, port, ix##reg, \
191                         SMUM_SET_FIELD(cgs_read_ind_register(device, port, ix##reg), \
192                         reg, field, fieldval))
193
194 #endif