net: hns3: Add enable and process hw errors from PPP
[muen/linux.git] / drivers / net / ethernet / hisilicon / hns3 / hns3pf / hclge_err.h
1 /* SPDX-License-Identifier: GPL-2.0+ */
2 /*  Copyright (c) 2016-2017 Hisilicon Limited. */
3
4 #ifndef __HCLGE_ERR_H
5 #define __HCLGE_ERR_H
6
7 #include "hclge_main.h"
8
9 #define HCLGE_RAS_PF_OTHER_INT_STS_REG   0x20B00
10 #define HCLGE_RAS_REG_FE_MASK    0xFF
11 #define HCLGE_RAS_REG_NFE_MASK   0xFF00
12 #define HCLGE_RAS_REG_NFE_SHIFT 8
13
14 #define HCLGE_IMP_TCM_ECC_ERR_INT_EN    0xFFFF0000
15 #define HCLGE_IMP_TCM_ECC_ERR_INT_EN_MASK       0xFFFF0000
16 #define HCLGE_IMP_ITCM4_ECC_ERR_INT_EN  0x300
17 #define HCLGE_IMP_ITCM4_ECC_ERR_INT_EN_MASK     0x300
18 #define HCLGE_CMDQ_NIC_ECC_ERR_INT_EN   0xFFFF
19 #define HCLGE_CMDQ_NIC_ECC_ERR_INT_EN_MASK      0xFFFF
20 #define HCLGE_CMDQ_ROCEE_ECC_ERR_INT_EN 0xFFFF0000
21 #define HCLGE_CMDQ_ROCEE_ECC_ERR_INT_EN_MASK    0xFFFF0000
22 #define HCLGE_IMP_RD_POISON_ERR_INT_EN  0x0100
23 #define HCLGE_IMP_RD_POISON_ERR_INT_EN_MASK     0x0100
24 #define HCLGE_TQP_ECC_ERR_INT_EN        0x0FFF
25 #define HCLGE_TQP_ECC_ERR_INT_EN_MASK   0x0FFF
26 #define HCLGE_IGU_ERR_INT_EN    0x0000066F
27 #define HCLGE_IGU_ERR_INT_EN_MASK       0x000F
28 #define HCLGE_IGU_TNL_ERR_INT_EN    0x0002AABF
29 #define HCLGE_IGU_TNL_ERR_INT_EN_MASK  0x003F
30 #define HCLGE_PPP_MPF_ECC_ERR_INT0_EN   0xFFFFFFFF
31 #define HCLGE_PPP_MPF_ECC_ERR_INT0_EN_MASK      0xFFFFFFFF
32 #define HCLGE_PPP_MPF_ECC_ERR_INT1_EN   0xFFFFFFFF
33 #define HCLGE_PPP_MPF_ECC_ERR_INT1_EN_MASK      0xFFFFFFFF
34 #define HCLGE_PPP_PF_ERR_INT_EN 0x0003
35 #define HCLGE_PPP_PF_ERR_INT_EN_MASK    0x0003
36 #define HCLGE_PPP_MPF_ECC_ERR_INT2_EN   0x003F
37 #define HCLGE_PPP_MPF_ECC_ERR_INT2_EN_MASK      0x003F
38 #define HCLGE_PPP_MPF_ECC_ERR_INT3_EN   0x003F
39 #define HCLGE_PPP_MPF_ECC_ERR_INT3_EN_MASK      0x003F
40 #define HCLGE_NCSI_ERR_INT_EN   0x3
41 #define HCLGE_NCSI_ERR_INT_TYPE 0x9
42
43 #define HCLGE_IMP_TCM_ECC_INT_MASK      0xFFFF
44 #define HCLGE_IMP_ITCM4_ECC_INT_MASK    0x3
45 #define HCLGE_CMDQ_ECC_INT_MASK         0xFFFF
46 #define HCLGE_CMDQ_ROC_ECC_INT_SHIFT    16
47 #define HCLGE_TQP_ECC_INT_MASK          0xFFF
48 #define HCLGE_TQP_ECC_INT_SHIFT         16
49 #define HCLGE_IMP_TCM_ECC_CLR_MASK      0xFFFF
50 #define HCLGE_IMP_ITCM4_ECC_CLR_MASK    0x3
51 #define HCLGE_CMDQ_NIC_ECC_CLR_MASK     0xFFFF
52 #define HCLGE_CMDQ_ROCEE_ECC_CLR_MASK   0xFFFF0000
53 #define HCLGE_TQP_IMP_ERR_CLR_MASK      0x0FFF0001
54 #define HCLGE_IGU_COM_INT_MASK          0xF
55 #define HCLGE_IGU_EGU_TNL_INT_MASK      0x3F
56 #define HCLGE_PPP_PF_INT_MASK           0x100
57
58 enum hclge_err_int_type {
59         HCLGE_ERR_INT_MSIX = 0,
60         HCLGE_ERR_INT_RAS_CE = 1,
61         HCLGE_ERR_INT_RAS_NFE = 2,
62         HCLGE_ERR_INT_RAS_FE = 3,
63 };
64
65 struct hclge_hw_blk {
66         u32 msk;
67         const char *name;
68         int (*enable_error)(struct hclge_dev *hdev, bool en);
69         void (*process_error)(struct hclge_dev *hdev,
70                               enum hclge_err_int_type type);
71 };
72
73 struct hclge_hw_error {
74         u32 int_msk;
75         const char *msg;
76 };
77
78 int hclge_hw_error_set_state(struct hclge_dev *hdev, bool state);
79 pci_ers_result_t hclge_process_ras_hw_error(struct hnae3_ae_dev *ae_dev);
80 #endif