Merge tag 'pinctrl-v4.17-1' of git://git.kernel.org/pub/scm/linux/kernel/git/linusw...
[muen/linux.git] / drivers / pinctrl / sh-pfc / pfc-r8a7795.c
1 /*
2  * R8A7795 ES2.0+ processor support - PFC hardware block.
3  *
4  * Copyright (C) 2015-2017 Renesas Electronics Corporation
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; version 2 of the License.
9  */
10
11 #include <linux/kernel.h>
12 #include <linux/sys_soc.h>
13
14 #include "core.h"
15 #include "sh_pfc.h"
16
17 #define CFG_FLAGS (SH_PFC_PIN_CFG_DRIVE_STRENGTH | \
18                    SH_PFC_PIN_CFG_PULL_UP | \
19                    SH_PFC_PIN_CFG_PULL_DOWN)
20
21 #define CPU_ALL_PORT(fn, sfx)                                           \
22         PORT_GP_CFG_16(0, fn, sfx, CFG_FLAGS),  \
23         PORT_GP_CFG_29(1, fn, sfx, CFG_FLAGS),  \
24         PORT_GP_CFG_15(2, fn, sfx, CFG_FLAGS),  \
25         PORT_GP_CFG_12(3, fn, sfx, CFG_FLAGS | SH_PFC_PIN_CFG_IO_VOLTAGE),      \
26         PORT_GP_CFG_1(3, 12, fn, sfx, CFG_FLAGS),       \
27         PORT_GP_CFG_1(3, 13, fn, sfx, CFG_FLAGS),       \
28         PORT_GP_CFG_1(3, 14, fn, sfx, CFG_FLAGS),       \
29         PORT_GP_CFG_1(3, 15, fn, sfx, CFG_FLAGS),       \
30         PORT_GP_CFG_18(4, fn, sfx, CFG_FLAGS | SH_PFC_PIN_CFG_IO_VOLTAGE),      \
31         PORT_GP_CFG_26(5, fn, sfx, CFG_FLAGS),  \
32         PORT_GP_CFG_32(6, fn, sfx, CFG_FLAGS),  \
33         PORT_GP_CFG_4(7, fn, sfx, CFG_FLAGS)
34 /*
35  * F_() : just information
36  * FM() : macro for FN_xxx / xxx_MARK
37  */
38
39 /* GPSR0 */
40 #define GPSR0_15        F_(D15,                 IP7_11_8)
41 #define GPSR0_14        F_(D14,                 IP7_7_4)
42 #define GPSR0_13        F_(D13,                 IP7_3_0)
43 #define GPSR0_12        F_(D12,                 IP6_31_28)
44 #define GPSR0_11        F_(D11,                 IP6_27_24)
45 #define GPSR0_10        F_(D10,                 IP6_23_20)
46 #define GPSR0_9         F_(D9,                  IP6_19_16)
47 #define GPSR0_8         F_(D8,                  IP6_15_12)
48 #define GPSR0_7         F_(D7,                  IP6_11_8)
49 #define GPSR0_6         F_(D6,                  IP6_7_4)
50 #define GPSR0_5         F_(D5,                  IP6_3_0)
51 #define GPSR0_4         F_(D4,                  IP5_31_28)
52 #define GPSR0_3         F_(D3,                  IP5_27_24)
53 #define GPSR0_2         F_(D2,                  IP5_23_20)
54 #define GPSR0_1         F_(D1,                  IP5_19_16)
55 #define GPSR0_0         F_(D0,                  IP5_15_12)
56
57 /* GPSR1 */
58 #define GPSR1_28        FM(CLKOUT)
59 #define GPSR1_27        F_(EX_WAIT0_A,          IP5_11_8)
60 #define GPSR1_26        F_(WE1_N,               IP5_7_4)
61 #define GPSR1_25        F_(WE0_N,               IP5_3_0)
62 #define GPSR1_24        F_(RD_WR_N,             IP4_31_28)
63 #define GPSR1_23        F_(RD_N,                IP4_27_24)
64 #define GPSR1_22        F_(BS_N,                IP4_23_20)
65 #define GPSR1_21        F_(CS1_N,               IP4_19_16)
66 #define GPSR1_20        F_(CS0_N,               IP4_15_12)
67 #define GPSR1_19        F_(A19,                 IP4_11_8)
68 #define GPSR1_18        F_(A18,                 IP4_7_4)
69 #define GPSR1_17        F_(A17,                 IP4_3_0)
70 #define GPSR1_16        F_(A16,                 IP3_31_28)
71 #define GPSR1_15        F_(A15,                 IP3_27_24)
72 #define GPSR1_14        F_(A14,                 IP3_23_20)
73 #define GPSR1_13        F_(A13,                 IP3_19_16)
74 #define GPSR1_12        F_(A12,                 IP3_15_12)
75 #define GPSR1_11        F_(A11,                 IP3_11_8)
76 #define GPSR1_10        F_(A10,                 IP3_7_4)
77 #define GPSR1_9         F_(A9,                  IP3_3_0)
78 #define GPSR1_8         F_(A8,                  IP2_31_28)
79 #define GPSR1_7         F_(A7,                  IP2_27_24)
80 #define GPSR1_6         F_(A6,                  IP2_23_20)
81 #define GPSR1_5         F_(A5,                  IP2_19_16)
82 #define GPSR1_4         F_(A4,                  IP2_15_12)
83 #define GPSR1_3         F_(A3,                  IP2_11_8)
84 #define GPSR1_2         F_(A2,                  IP2_7_4)
85 #define GPSR1_1         F_(A1,                  IP2_3_0)
86 #define GPSR1_0         F_(A0,                  IP1_31_28)
87
88 /* GPSR2 */
89 #define GPSR2_14        F_(AVB_AVTP_CAPTURE_A,  IP0_23_20)
90 #define GPSR2_13        F_(AVB_AVTP_MATCH_A,    IP0_19_16)
91 #define GPSR2_12        F_(AVB_LINK,            IP0_15_12)
92 #define GPSR2_11        F_(AVB_PHY_INT,         IP0_11_8)
93 #define GPSR2_10        F_(AVB_MAGIC,           IP0_7_4)
94 #define GPSR2_9         F_(AVB_MDC,             IP0_3_0)
95 #define GPSR2_8         F_(PWM2_A,              IP1_27_24)
96 #define GPSR2_7         F_(PWM1_A,              IP1_23_20)
97 #define GPSR2_6         F_(PWM0,                IP1_19_16)
98 #define GPSR2_5         F_(IRQ5,                IP1_15_12)
99 #define GPSR2_4         F_(IRQ4,                IP1_11_8)
100 #define GPSR2_3         F_(IRQ3,                IP1_7_4)
101 #define GPSR2_2         F_(IRQ2,                IP1_3_0)
102 #define GPSR2_1         F_(IRQ1,                IP0_31_28)
103 #define GPSR2_0         F_(IRQ0,                IP0_27_24)
104
105 /* GPSR3 */
106 #define GPSR3_15        F_(SD1_WP,              IP11_23_20)
107 #define GPSR3_14        F_(SD1_CD,              IP11_19_16)
108 #define GPSR3_13        F_(SD0_WP,              IP11_15_12)
109 #define GPSR3_12        F_(SD0_CD,              IP11_11_8)
110 #define GPSR3_11        F_(SD1_DAT3,            IP8_31_28)
111 #define GPSR3_10        F_(SD1_DAT2,            IP8_27_24)
112 #define GPSR3_9         F_(SD1_DAT1,            IP8_23_20)
113 #define GPSR3_8         F_(SD1_DAT0,            IP8_19_16)
114 #define GPSR3_7         F_(SD1_CMD,             IP8_15_12)
115 #define GPSR3_6         F_(SD1_CLK,             IP8_11_8)
116 #define GPSR3_5         F_(SD0_DAT3,            IP8_7_4)
117 #define GPSR3_4         F_(SD0_DAT2,            IP8_3_0)
118 #define GPSR3_3         F_(SD0_DAT1,            IP7_31_28)
119 #define GPSR3_2         F_(SD0_DAT0,            IP7_27_24)
120 #define GPSR3_1         F_(SD0_CMD,             IP7_23_20)
121 #define GPSR3_0         F_(SD0_CLK,             IP7_19_16)
122
123 /* GPSR4 */
124 #define GPSR4_17        F_(SD3_DS,              IP11_7_4)
125 #define GPSR4_16        F_(SD3_DAT7,            IP11_3_0)
126 #define GPSR4_15        F_(SD3_DAT6,            IP10_31_28)
127 #define GPSR4_14        F_(SD3_DAT5,            IP10_27_24)
128 #define GPSR4_13        F_(SD3_DAT4,            IP10_23_20)
129 #define GPSR4_12        F_(SD3_DAT3,            IP10_19_16)
130 #define GPSR4_11        F_(SD3_DAT2,            IP10_15_12)
131 #define GPSR4_10        F_(SD3_DAT1,            IP10_11_8)
132 #define GPSR4_9         F_(SD3_DAT0,            IP10_7_4)
133 #define GPSR4_8         F_(SD3_CMD,             IP10_3_0)
134 #define GPSR4_7         F_(SD3_CLK,             IP9_31_28)
135 #define GPSR4_6         F_(SD2_DS,              IP9_27_24)
136 #define GPSR4_5         F_(SD2_DAT3,            IP9_23_20)
137 #define GPSR4_4         F_(SD2_DAT2,            IP9_19_16)
138 #define GPSR4_3         F_(SD2_DAT1,            IP9_15_12)
139 #define GPSR4_2         F_(SD2_DAT0,            IP9_11_8)
140 #define GPSR4_1         F_(SD2_CMD,             IP9_7_4)
141 #define GPSR4_0         F_(SD2_CLK,             IP9_3_0)
142
143 /* GPSR5 */
144 #define GPSR5_25        F_(MLB_DAT,             IP14_19_16)
145 #define GPSR5_24        F_(MLB_SIG,             IP14_15_12)
146 #define GPSR5_23        F_(MLB_CLK,             IP14_11_8)
147 #define GPSR5_22        FM(MSIOF0_RXD)
148 #define GPSR5_21        F_(MSIOF0_SS2,          IP14_7_4)
149 #define GPSR5_20        FM(MSIOF0_TXD)
150 #define GPSR5_19        F_(MSIOF0_SS1,          IP14_3_0)
151 #define GPSR5_18        F_(MSIOF0_SYNC,         IP13_31_28)
152 #define GPSR5_17        FM(MSIOF0_SCK)
153 #define GPSR5_16        F_(HRTS0_N,             IP13_27_24)
154 #define GPSR5_15        F_(HCTS0_N,             IP13_23_20)
155 #define GPSR5_14        F_(HTX0,                IP13_19_16)
156 #define GPSR5_13        F_(HRX0,                IP13_15_12)
157 #define GPSR5_12        F_(HSCK0,               IP13_11_8)
158 #define GPSR5_11        F_(RX2_A,               IP13_7_4)
159 #define GPSR5_10        F_(TX2_A,               IP13_3_0)
160 #define GPSR5_9         F_(SCK2,                IP12_31_28)
161 #define GPSR5_8         F_(RTS1_N,              IP12_27_24)
162 #define GPSR5_7         F_(CTS1_N,              IP12_23_20)
163 #define GPSR5_6         F_(TX1_A,               IP12_19_16)
164 #define GPSR5_5         F_(RX1_A,               IP12_15_12)
165 #define GPSR5_4         F_(RTS0_N,              IP12_11_8)
166 #define GPSR5_3         F_(CTS0_N,              IP12_7_4)
167 #define GPSR5_2         F_(TX0,                 IP12_3_0)
168 #define GPSR5_1         F_(RX0,                 IP11_31_28)
169 #define GPSR5_0         F_(SCK0,                IP11_27_24)
170
171 /* GPSR6 */
172 #define GPSR6_31        F_(USB2_CH3_OVC,        IP18_7_4)
173 #define GPSR6_30        F_(USB2_CH3_PWEN,       IP18_3_0)
174 #define GPSR6_29        F_(USB30_OVC,           IP17_31_28)
175 #define GPSR6_28        F_(USB30_PWEN,          IP17_27_24)
176 #define GPSR6_27        F_(USB1_OVC,            IP17_23_20)
177 #define GPSR6_26        F_(USB1_PWEN,           IP17_19_16)
178 #define GPSR6_25        F_(USB0_OVC,            IP17_15_12)
179 #define GPSR6_24        F_(USB0_PWEN,           IP17_11_8)
180 #define GPSR6_23        F_(AUDIO_CLKB_B,        IP17_7_4)
181 #define GPSR6_22        F_(AUDIO_CLKA_A,        IP17_3_0)
182 #define GPSR6_21        F_(SSI_SDATA9_A,        IP16_31_28)
183 #define GPSR6_20        F_(SSI_SDATA8,          IP16_27_24)
184 #define GPSR6_19        F_(SSI_SDATA7,          IP16_23_20)
185 #define GPSR6_18        F_(SSI_WS78,            IP16_19_16)
186 #define GPSR6_17        F_(SSI_SCK78,           IP16_15_12)
187 #define GPSR6_16        F_(SSI_SDATA6,          IP16_11_8)
188 #define GPSR6_15        F_(SSI_WS6,             IP16_7_4)
189 #define GPSR6_14        F_(SSI_SCK6,            IP16_3_0)
190 #define GPSR6_13        FM(SSI_SDATA5)
191 #define GPSR6_12        FM(SSI_WS5)
192 #define GPSR6_11        FM(SSI_SCK5)
193 #define GPSR6_10        F_(SSI_SDATA4,          IP15_31_28)
194 #define GPSR6_9         F_(SSI_WS4,             IP15_27_24)
195 #define GPSR6_8         F_(SSI_SCK4,            IP15_23_20)
196 #define GPSR6_7         F_(SSI_SDATA3,          IP15_19_16)
197 #define GPSR6_6         F_(SSI_WS349,           IP15_15_12)
198 #define GPSR6_5         F_(SSI_SCK349,          IP15_11_8)
199 #define GPSR6_4         F_(SSI_SDATA2_A,        IP15_7_4)
200 #define GPSR6_3         F_(SSI_SDATA1_A,        IP15_3_0)
201 #define GPSR6_2         F_(SSI_SDATA0,          IP14_31_28)
202 #define GPSR6_1         F_(SSI_WS01239,         IP14_27_24)
203 #define GPSR6_0         F_(SSI_SCK01239,                IP14_23_20)
204
205 /* GPSR7 */
206 #define GPSR7_3         FM(HDMI1_CEC)
207 #define GPSR7_2         FM(HDMI0_CEC)
208 #define GPSR7_1         FM(AVS2)
209 #define GPSR7_0         FM(AVS1)
210
211
212 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
213 #define IP0_3_0         FM(AVB_MDC)             F_(0, 0)        FM(MSIOF2_SS2_C)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
214 #define IP0_7_4         FM(AVB_MAGIC)           F_(0, 0)        FM(MSIOF2_SS1_C)        FM(SCK4_A)                      F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
215 #define IP0_11_8        FM(AVB_PHY_INT)         F_(0, 0)        FM(MSIOF2_SYNC_C)       FM(RX4_A)                       F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
216 #define IP0_15_12       FM(AVB_LINK)            F_(0, 0)        FM(MSIOF2_SCK_C)        FM(TX4_A)                       F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
217 #define IP0_19_16       FM(AVB_AVTP_MATCH_A)    F_(0, 0)        FM(MSIOF2_RXD_C)        FM(CTS4_N_A)                    F_(0, 0)        FM(FSCLKST2_N_A) F_(0, 0)               F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
218 #define IP0_23_20       FM(AVB_AVTP_CAPTURE_A)  F_(0, 0)        FM(MSIOF2_TXD_C)        FM(RTS4_N_A)                    F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
219 #define IP0_27_24       FM(IRQ0)                FM(QPOLB)       F_(0, 0)                FM(DU_CDE)                      FM(VI4_DATA0_B) FM(CAN0_TX_B)   FM(CANFD0_TX_B)         FM(MSIOF3_SS2_E) F_(0, 0)               F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
220 #define IP0_31_28       FM(IRQ1)                FM(QPOLA)       F_(0, 0)                FM(DU_DISP)                     FM(VI4_DATA1_B) FM(CAN0_RX_B)   FM(CANFD0_RX_B)         FM(MSIOF3_SS1_E) F_(0, 0)               F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
221 #define IP1_3_0         FM(IRQ2)                FM(QCPV_QDE)    F_(0, 0)                FM(DU_EXODDF_DU_ODDF_DISP_CDE)  FM(VI4_DATA2_B) F_(0, 0)        F_(0, 0)                FM(MSIOF3_SYNC_E) F_(0, 0)              FM(PWM3_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
222 #define IP1_7_4         FM(IRQ3)                FM(QSTVB_QVE)   F_(0, 0)                FM(DU_DOTCLKOUT1)               FM(VI4_DATA3_B) F_(0, 0)        F_(0, 0)                FM(MSIOF3_SCK_E) F_(0, 0)               FM(PWM4_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
223 #define IP1_11_8        FM(IRQ4)                FM(QSTH_QHS)    F_(0, 0)                FM(DU_EXHSYNC_DU_HSYNC)         FM(VI4_DATA4_B) F_(0, 0)        F_(0, 0)                FM(MSIOF3_RXD_E) F_(0, 0)               FM(PWM5_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
224 #define IP1_15_12       FM(IRQ5)                FM(QSTB_QHE)    F_(0, 0)                FM(DU_EXVSYNC_DU_VSYNC)         FM(VI4_DATA5_B) FM(FSCLKST2_N_B) F_(0, 0)               FM(MSIOF3_TXD_E) F_(0, 0)               FM(PWM6_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
225 #define IP1_19_16       FM(PWM0)                FM(AVB_AVTP_PPS)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA6_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(IECLK_B)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
226 #define IP1_23_20       FM(PWM1_A)              F_(0, 0)        F_(0, 0)                FM(HRX3_D)                      FM(VI4_DATA7_B) F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(IERX_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
227 #define IP1_27_24       FM(PWM2_A)              F_(0, 0)        F_(0, 0)                FM(HTX3_D)                      F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                FM(IETX_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
228 #define IP1_31_28       FM(A0)                  FM(LCDOUT16)    FM(MSIOF3_SYNC_B)       F_(0, 0)                        FM(VI4_DATA8)   F_(0, 0)        FM(DU_DB0)              F_(0, 0)        F_(0, 0)                FM(PWM3_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
229 #define IP2_3_0         FM(A1)                  FM(LCDOUT17)    FM(MSIOF3_TXD_B)        F_(0, 0)                        FM(VI4_DATA9)   F_(0, 0)        FM(DU_DB1)              F_(0, 0)        F_(0, 0)                FM(PWM4_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
230 #define IP2_7_4         FM(A2)                  FM(LCDOUT18)    FM(MSIOF3_SCK_B)        F_(0, 0)                        FM(VI4_DATA10)  F_(0, 0)        FM(DU_DB2)              F_(0, 0)        F_(0, 0)                FM(PWM5_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
231 #define IP2_11_8        FM(A3)                  FM(LCDOUT19)    FM(MSIOF3_RXD_B)        F_(0, 0)                        FM(VI4_DATA11)  F_(0, 0)        FM(DU_DB3)              F_(0, 0)        F_(0, 0)                FM(PWM6_A)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
232
233 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
234 #define IP2_15_12       FM(A4)                  FM(LCDOUT20)    FM(MSIOF3_SS1_B)        F_(0, 0)                        FM(VI4_DATA12)  FM(VI5_DATA12)  FM(DU_DB4)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
235 #define IP2_19_16       FM(A5)                  FM(LCDOUT21)    FM(MSIOF3_SS2_B)        FM(SCK4_B)                      FM(VI4_DATA13)  FM(VI5_DATA13)  FM(DU_DB5)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
236 #define IP2_23_20       FM(A6)                  FM(LCDOUT22)    FM(MSIOF2_SS1_A)        FM(RX4_B)                       FM(VI4_DATA14)  FM(VI5_DATA14)  FM(DU_DB6)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
237 #define IP2_27_24       FM(A7)                  FM(LCDOUT23)    FM(MSIOF2_SS2_A)        FM(TX4_B)                       FM(VI4_DATA15)  FM(VI5_DATA15)  FM(DU_DB7)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
238 #define IP2_31_28       FM(A8)                  FM(RX3_B)       FM(MSIOF2_SYNC_A)       FM(HRX4_B)                      F_(0, 0)        F_(0, 0)        F_(0, 0)                FM(SDA6_A)      FM(AVB_AVTP_MATCH_B)    FM(PWM1_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
239 #define IP3_3_0         FM(A9)                  F_(0, 0)        FM(MSIOF2_SCK_A)        FM(CTS4_N_B)                    F_(0, 0)        FM(VI5_VSYNC_N) F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
240 #define IP3_7_4         FM(A10)                 F_(0, 0)        FM(MSIOF2_RXD_A)        FM(RTS4_N_B)                    F_(0, 0)        FM(VI5_HSYNC_N) F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
241 #define IP3_11_8        FM(A11)                 FM(TX3_B)       FM(MSIOF2_TXD_A)        FM(HTX4_B)                      FM(HSCK4)       FM(VI5_FIELD)   F_(0, 0)                FM(SCL6_A)      FM(AVB_AVTP_CAPTURE_B)  FM(PWM2_B)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
242 #define IP3_15_12       FM(A12)                 FM(LCDOUT12)    FM(MSIOF3_SCK_C)        F_(0, 0)                        FM(HRX4_A)      FM(VI5_DATA8)   FM(DU_DG4)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
243 #define IP3_19_16       FM(A13)                 FM(LCDOUT13)    FM(MSIOF3_SYNC_C)       F_(0, 0)                        FM(HTX4_A)      FM(VI5_DATA9)   FM(DU_DG5)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
244 #define IP3_23_20       FM(A14)                 FM(LCDOUT14)    FM(MSIOF3_RXD_C)        F_(0, 0)                        FM(HCTS4_N)     FM(VI5_DATA10)  FM(DU_DG6)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
245 #define IP3_27_24       FM(A15)                 FM(LCDOUT15)    FM(MSIOF3_TXD_C)        F_(0, 0)                        FM(HRTS4_N)     FM(VI5_DATA11)  FM(DU_DG7)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
246 #define IP3_31_28       FM(A16)                 FM(LCDOUT8)     F_(0, 0)                F_(0, 0)                        FM(VI4_FIELD)   F_(0, 0)        FM(DU_DG0)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
247 #define IP4_3_0         FM(A17)                 FM(LCDOUT9)     F_(0, 0)                F_(0, 0)                        FM(VI4_VSYNC_N) F_(0, 0)        FM(DU_DG1)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
248 #define IP4_7_4         FM(A18)                 FM(LCDOUT10)    F_(0, 0)                F_(0, 0)                        FM(VI4_HSYNC_N) F_(0, 0)        FM(DU_DG2)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
249 #define IP4_11_8        FM(A19)                 FM(LCDOUT11)    F_(0, 0)                F_(0, 0)                        FM(VI4_CLKENB)  F_(0, 0)        FM(DU_DG3)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
250 #define IP4_15_12       FM(CS0_N)               F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(VI5_CLKENB)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
251 #define IP4_19_16       FM(CS1_N)               F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(VI5_CLK)     F_(0, 0)                FM(EX_WAIT0_B)  F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
252 #define IP4_23_20       FM(BS_N)                FM(QSTVA_QVS)   FM(MSIOF3_SCK_D)        FM(SCK3)                        FM(HSCK3)       F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(CAN1_TX)             FM(CANFD1_TX)   FM(IETX_A)      F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
253 #define IP4_27_24       FM(RD_N)                F_(0, 0)        FM(MSIOF3_SYNC_D)       FM(RX3_A)                       FM(HRX3_A)      F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(CAN0_TX_A)           FM(CANFD0_TX_A) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
254 #define IP4_31_28       FM(RD_WR_N)             F_(0, 0)        FM(MSIOF3_RXD_D)        FM(TX3_A)                       FM(HTX3_A)      F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(CAN0_RX_A)           FM(CANFD0_RX_A) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
255 #define IP5_3_0         FM(WE0_N)               F_(0, 0)        FM(MSIOF3_TXD_D)        FM(CTS3_N)                      FM(HCTS3_N)     F_(0, 0)        F_(0, 0)                FM(SCL6_B)      FM(CAN_CLK)             F_(0, 0)        FM(IECLK_A)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
256 #define IP5_7_4         FM(WE1_N)               F_(0, 0)        FM(MSIOF3_SS1_D)        FM(RTS3_N)                      FM(HRTS3_N)     F_(0, 0)        F_(0, 0)                FM(SDA6_B)      FM(CAN1_RX)             FM(CANFD1_RX)   FM(IERX_A)      F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
257 #define IP5_11_8        FM(EX_WAIT0_A)          FM(QCLK)        F_(0, 0)                F_(0, 0)                        FM(VI4_CLK)     F_(0, 0)        FM(DU_DOTCLKOUT0)       F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
258 #define IP5_15_12       FM(D0)                  FM(MSIOF2_SS1_B)FM(MSIOF3_SCK_A)        F_(0, 0)                        FM(VI4_DATA16)  FM(VI5_DATA0)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
259 #define IP5_19_16       FM(D1)                  FM(MSIOF2_SS2_B)FM(MSIOF3_SYNC_A)       F_(0, 0)                        FM(VI4_DATA17)  FM(VI5_DATA1)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
260 #define IP5_23_20       FM(D2)                  F_(0, 0)        FM(MSIOF3_RXD_A)        F_(0, 0)                        FM(VI4_DATA18)  FM(VI5_DATA2)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
261 #define IP5_27_24       FM(D3)                  F_(0, 0)        FM(MSIOF3_TXD_A)        F_(0, 0)                        FM(VI4_DATA19)  FM(VI5_DATA3)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
262 #define IP5_31_28       FM(D4)                  FM(MSIOF2_SCK_B)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA20)  FM(VI5_DATA4)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
263 #define IP6_3_0         FM(D5)                  FM(MSIOF2_SYNC_B)F_(0, 0)               F_(0, 0)                        FM(VI4_DATA21)  FM(VI5_DATA5)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
264 #define IP6_7_4         FM(D6)                  FM(MSIOF2_RXD_B)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA22)  FM(VI5_DATA6)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
265 #define IP6_11_8        FM(D7)                  FM(MSIOF2_TXD_B)F_(0, 0)                F_(0, 0)                        FM(VI4_DATA23)  FM(VI5_DATA7)   F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
266 #define IP6_15_12       FM(D8)                  FM(LCDOUT0)     FM(MSIOF2_SCK_D)        FM(SCK4_C)                      FM(VI4_DATA0_A) F_(0, 0)        FM(DU_DR0)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
267 #define IP6_19_16       FM(D9)                  FM(LCDOUT1)     FM(MSIOF2_SYNC_D)       F_(0, 0)                        FM(VI4_DATA1_A) F_(0, 0)        FM(DU_DR1)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
268 #define IP6_23_20       FM(D10)                 FM(LCDOUT2)     FM(MSIOF2_RXD_D)        FM(HRX3_B)                      FM(VI4_DATA2_A) FM(CTS4_N_C)    FM(DU_DR2)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
269 #define IP6_27_24       FM(D11)                 FM(LCDOUT3)     FM(MSIOF2_TXD_D)        FM(HTX3_B)                      FM(VI4_DATA3_A) FM(RTS4_N_C)    FM(DU_DR3)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
270 #define IP6_31_28       FM(D12)                 FM(LCDOUT4)     FM(MSIOF2_SS1_D)        FM(RX4_C)                       FM(VI4_DATA4_A) F_(0, 0)        FM(DU_DR4)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
271 #define IP7_3_0         FM(D13)                 FM(LCDOUT5)     FM(MSIOF2_SS2_D)        FM(TX4_C)                       FM(VI4_DATA5_A) F_(0, 0)        FM(DU_DR5)              F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
272 #define IP7_7_4         FM(D14)                 FM(LCDOUT6)     FM(MSIOF3_SS1_A)        FM(HRX3_C)                      FM(VI4_DATA6_A) F_(0, 0)        FM(DU_DR6)              FM(SCL6_C)      F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
273 #define IP7_11_8        FM(D15)                 FM(LCDOUT7)     FM(MSIOF3_SS2_A)        FM(HTX3_C)                      FM(VI4_DATA7_A) F_(0, 0)        FM(DU_DR7)              FM(SDA6_C)      F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
274 #define IP7_19_16       FM(SD0_CLK)             F_(0, 0)        FM(MSIOF1_SCK_E)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_OPWM_0_B)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
275
276 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
277 #define IP7_23_20       FM(SD0_CMD)             F_(0, 0)        FM(MSIOF1_SYNC_E)       F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_IVCXO27_0_B)     F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
278 #define IP7_27_24       FM(SD0_DAT0)            F_(0, 0)        FM(MSIOF1_RXD_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK0_B)   FM(STP_ISCLK_0_B)       F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
279 #define IP7_31_28       FM(SD0_DAT1)            F_(0, 0)        FM(MSIOF1_TXD_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC0_B)FM(STP_ISSYNC_0_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
280 #define IP8_3_0         FM(SD0_DAT2)            F_(0, 0)        FM(MSIOF1_SS1_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT0_B)  FM(STP_ISD_0_B)         F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
281 #define IP8_7_4         FM(SD0_DAT3)            F_(0, 0)        FM(MSIOF1_SS2_E)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN0_B)  FM(STP_ISEN_0_B)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
282 #define IP8_11_8        FM(SD1_CLK)             F_(0, 0)        FM(MSIOF1_SCK_G)        F_(0, 0)                        F_(0, 0)        FM(SIM0_CLK_A)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
283 #define IP8_15_12       FM(SD1_CMD)             F_(0, 0)        FM(MSIOF1_SYNC_G)       FM(NFCE_N_B)                    F_(0, 0)        FM(SIM0_D_A)    FM(STP_IVCXO27_1_B)     F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
284 #define IP8_19_16       FM(SD1_DAT0)            FM(SD2_DAT4)    FM(MSIOF1_RXD_G)        FM(NFWP_N_B)                    F_(0, 0)        FM(TS_SCK1_B)   FM(STP_ISCLK_1_B)       F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
285 #define IP8_23_20       FM(SD1_DAT1)            FM(SD2_DAT5)    FM(MSIOF1_TXD_G)        FM(NFDATA14_B)                  F_(0, 0)        FM(TS_SPSYNC1_B)FM(STP_ISSYNC_1_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
286 #define IP8_27_24       FM(SD1_DAT2)            FM(SD2_DAT6)    FM(MSIOF1_SS1_G)        FM(NFDATA15_B)                  F_(0, 0)        FM(TS_SDAT1_B)  FM(STP_ISD_1_B)         F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
287 #define IP8_31_28       FM(SD1_DAT3)            FM(SD2_DAT7)    FM(MSIOF1_SS2_G)        FM(NFRB_N_B)                    F_(0, 0)        FM(TS_SDEN1_B)  FM(STP_ISEN_1_B)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
288 #define IP9_3_0         FM(SD2_CLK)             F_(0, 0)        FM(NFDATA8)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
289 #define IP9_7_4         FM(SD2_CMD)             F_(0, 0)        FM(NFDATA9)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
290 #define IP9_11_8        FM(SD2_DAT0)            F_(0, 0)        FM(NFDATA10)            F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
291 #define IP9_15_12       FM(SD2_DAT1)            F_(0, 0)        FM(NFDATA11)            F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
292 #define IP9_19_16       FM(SD2_DAT2)            F_(0, 0)        FM(NFDATA12)            F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
293 #define IP9_23_20       FM(SD2_DAT3)            F_(0, 0)        FM(NFDATA13)            F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
294 #define IP9_27_24       FM(SD2_DS)              F_(0, 0)        FM(NFALE)               F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(SATA_DEVSLP_B)       F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
295 #define IP9_31_28       FM(SD3_CLK)             F_(0, 0)        FM(NFWE_N)              F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
296 #define IP10_3_0        FM(SD3_CMD)             F_(0, 0)        FM(NFRE_N)              F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
297 #define IP10_7_4        FM(SD3_DAT0)            F_(0, 0)        FM(NFDATA0)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
298 #define IP10_11_8       FM(SD3_DAT1)            F_(0, 0)        FM(NFDATA1)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
299 #define IP10_15_12      FM(SD3_DAT2)            F_(0, 0)        FM(NFDATA2)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
300 #define IP10_19_16      FM(SD3_DAT3)            F_(0, 0)        FM(NFDATA3)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
301 #define IP10_23_20      FM(SD3_DAT4)            FM(SD2_CD_A)    FM(NFDATA4)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
302 #define IP10_27_24      FM(SD3_DAT5)            FM(SD2_WP_A)    FM(NFDATA5)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
303 #define IP10_31_28      FM(SD3_DAT6)            FM(SD3_CD)      FM(NFDATA6)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
304 #define IP11_3_0        FM(SD3_DAT7)            FM(SD3_WP)      FM(NFDATA7)             F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
305 #define IP11_7_4        FM(SD3_DS)              F_(0, 0)        FM(NFCLE)               F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
306 #define IP11_11_8       FM(SD0_CD)              F_(0, 0)        FM(NFDATA14_A)          F_(0, 0)                        FM(SCL2_B)      FM(SIM0_RST_A)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
307
308 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
309 #define IP11_15_12      FM(SD0_WP)              F_(0, 0)        FM(NFDATA15_A)          F_(0, 0)                        FM(SDA2_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
310 #define IP11_19_16      FM(SD1_CD)              F_(0, 0)        FM(NFRB_N_A)            F_(0, 0)                        F_(0, 0)        FM(SIM0_CLK_B)  F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
311 #define IP11_23_20      FM(SD1_WP)              F_(0, 0)        FM(NFCE_N_A)            F_(0, 0)                        F_(0, 0)        FM(SIM0_D_B)    F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
312 #define IP11_27_24      FM(SCK0)                FM(HSCK1_B)     FM(MSIOF1_SS2_B)        FM(AUDIO_CLKC_B)                FM(SDA2_A)      FM(SIM0_RST_B)  FM(STP_OPWM_0_C)        FM(RIF0_CLK_B)  F_(0, 0)                FM(ADICHS2)     FM(SCK5_B)      F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
313 #define IP11_31_28      FM(RX0)                 FM(HRX1_B)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SCK0_C)   FM(STP_ISCLK_0_C)       FM(RIF0_D0_B)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
314 #define IP12_3_0        FM(TX0)                 FM(HTX1_B)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC0_C)FM(STP_ISSYNC_0_C)      FM(RIF0_D1_B)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
315 #define IP12_7_4        FM(CTS0_N)              FM(HCTS1_N_B)   FM(MSIOF1_SYNC_B)       F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC1_C)FM(STP_ISSYNC_1_C)      FM(RIF1_SYNC_B) FM(AUDIO_CLKOUT_C)      FM(ADICS_SAMP)  F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
316 #define IP12_11_8       FM(RTS0_N)              FM(HRTS1_N_B)   FM(MSIOF1_SS1_B)        FM(AUDIO_CLKA_B)                FM(SCL2_A)      F_(0, 0)        FM(STP_IVCXO27_1_C)     FM(RIF0_SYNC_B) F_(0, 0)                FM(ADICHS1)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
317 #define IP12_15_12      FM(RX1_A)               FM(HRX1_A)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SDAT0_C)  FM(STP_ISD_0_C)         FM(RIF1_CLK_C)  F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
318 #define IP12_19_16      FM(TX1_A)               FM(HTX1_A)      F_(0, 0)                F_(0, 0)                        F_(0, 0)        FM(TS_SDEN0_C)  FM(STP_ISEN_0_C)        FM(RIF1_D0_C)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
319 #define IP12_23_20      FM(CTS1_N)              FM(HCTS1_N_A)   FM(MSIOF1_RXD_B)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN1_C)  FM(STP_ISEN_1_C)        FM(RIF1_D0_B)   F_(0, 0)                FM(ADIDATA)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
320 #define IP12_27_24      FM(RTS1_N)              FM(HRTS1_N_A)   FM(MSIOF1_TXD_B)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT1_C)  FM(STP_ISD_1_C)         FM(RIF1_D1_B)   F_(0, 0)                FM(ADICHS0)     F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
321 #define IP12_31_28      FM(SCK2)                FM(SCIF_CLK_B)  FM(MSIOF1_SCK_B)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK1_C)   FM(STP_ISCLK_1_C)       FM(RIF1_CLK_B)  F_(0, 0)                FM(ADICLK)      F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
322 #define IP13_3_0        FM(TX2_A)               F_(0, 0)        F_(0, 0)                FM(SD2_CD_B)                    FM(SCL1_A)      F_(0, 0)        FM(FMCLK_A)             FM(RIF1_D1_C)   F_(0, 0)                FM(FSO_CFE_0_N) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
323 #define IP13_7_4        FM(RX2_A)               F_(0, 0)        F_(0, 0)                FM(SD2_WP_B)                    FM(SDA1_A)      F_(0, 0)        FM(FMIN_A)              FM(RIF1_SYNC_C) F_(0, 0)                FM(FSO_CFE_1_N) F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
324 #define IP13_11_8       FM(HSCK0)               F_(0, 0)        FM(MSIOF1_SCK_D)        FM(AUDIO_CLKB_A)                FM(SSI_SDATA1_B)FM(TS_SCK0_D)   FM(STP_ISCLK_0_D)       FM(RIF0_CLK_C)  F_(0, 0)                F_(0, 0)        FM(RX5_B)       F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
325 #define IP13_15_12      FM(HRX0)                F_(0, 0)        FM(MSIOF1_RXD_D)        F_(0, 0)                        FM(SSI_SDATA2_B)FM(TS_SDEN0_D)  FM(STP_ISEN_0_D)        FM(RIF0_D0_C)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
326 #define IP13_19_16      FM(HTX0)                F_(0, 0)        FM(MSIOF1_TXD_D)        F_(0, 0)                        FM(SSI_SDATA9_B)FM(TS_SDAT0_D)  FM(STP_ISD_0_D)         FM(RIF0_D1_C)   F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
327 #define IP13_23_20      FM(HCTS0_N)             FM(RX2_B)       FM(MSIOF1_SYNC_D)       F_(0, 0)                        FM(SSI_SCK9_A)  FM(TS_SPSYNC0_D)FM(STP_ISSYNC_0_D)      FM(RIF0_SYNC_C) FM(AUDIO_CLKOUT1_A)     F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
328 #define IP13_27_24      FM(HRTS0_N)             FM(TX2_B)       FM(MSIOF1_SS1_D)        F_(0, 0)                        FM(SSI_WS9_A)   F_(0, 0)        FM(STP_IVCXO27_0_D)     FM(BPFCLK_A)    FM(AUDIO_CLKOUT2_A)     F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
329 #define IP13_31_28      FM(MSIOF0_SYNC)         F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(AUDIO_CLKOUT_A)      F_(0, 0)        FM(TX5_B)       F_(0, 0)        F_(0, 0) FM(BPFCLK_D) F_(0, 0) F_(0, 0)
330 #define IP14_3_0        FM(MSIOF0_SS1)          FM(RX5_A)       FM(NFWP_N_A)            FM(AUDIO_CLKA_C)                FM(SSI_SCK2_A)  F_(0, 0)        FM(STP_IVCXO27_0_C)     F_(0, 0)        FM(AUDIO_CLKOUT3_A)     F_(0, 0)        FM(TCLK1_B)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
331 #define IP14_7_4        FM(MSIOF0_SS2)          FM(TX5_A)       FM(MSIOF1_SS2_D)        FM(AUDIO_CLKC_A)                FM(SSI_WS2_A)   F_(0, 0)        FM(STP_OPWM_0_D)        F_(0, 0)        FM(AUDIO_CLKOUT_D)      F_(0, 0)        FM(SPEEDIN_B)   F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
332 #define IP14_11_8       FM(MLB_CLK)             F_(0, 0)        FM(MSIOF1_SCK_F)        F_(0, 0)                        FM(SCL1_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
333 #define IP14_15_12      FM(MLB_SIG)             FM(RX1_B)       FM(MSIOF1_SYNC_F)       F_(0, 0)                        FM(SDA1_B)      F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
334 #define IP14_19_16      FM(MLB_DAT)             FM(TX1_B)       FM(MSIOF1_RXD_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
335 #define IP14_23_20      FM(SSI_SCK01239)        F_(0, 0)        FM(MSIOF1_TXD_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
336 #define IP14_27_24      FM(SSI_WS01239)         F_(0, 0)        FM(MSIOF1_SS1_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
337
338 /* IPSRx */             /* 0 */                 /* 1 */         /* 2 */                 /* 3 */                         /* 4 */         /* 5 */         /* 6 */                 /* 7 */         /* 8 */                 /* 9 */         /* A */         /* B */         /* C - F */
339 #define IP14_31_28      FM(SSI_SDATA0)          F_(0, 0)        FM(MSIOF1_SS2_F)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
340 #define IP15_3_0        FM(SSI_SDATA1_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
341 #define IP15_7_4        FM(SSI_SDATA2_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)                        FM(SSI_SCK1_B)  F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
342 #define IP15_11_8       FM(SSI_SCK349)          F_(0, 0)        FM(MSIOF1_SS1_A)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_OPWM_0_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
343 #define IP15_15_12      FM(SSI_WS349)           FM(HCTS2_N_A)   FM(MSIOF1_SS2_A)        F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_IVCXO27_0_A)     F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
344 #define IP15_19_16      FM(SSI_SDATA3)          FM(HRTS2_N_A)   FM(MSIOF1_TXD_A)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK0_A)   FM(STP_ISCLK_0_A)       FM(RIF0_D1_A)   FM(RIF2_D0_A)           F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
345 #define IP15_23_20      FM(SSI_SCK4)            FM(HRX2_A)      FM(MSIOF1_SCK_A)        F_(0, 0)                        F_(0, 0)        FM(TS_SDAT0_A)  FM(STP_ISD_0_A)         FM(RIF0_CLK_A)  FM(RIF2_CLK_A)          F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
346 #define IP15_27_24      FM(SSI_WS4)             FM(HTX2_A)      FM(MSIOF1_SYNC_A)       F_(0, 0)                        F_(0, 0)        FM(TS_SDEN0_A)  FM(STP_ISEN_0_A)        FM(RIF0_SYNC_A) FM(RIF2_SYNC_A)         F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
347 #define IP15_31_28      FM(SSI_SDATA4)          FM(HSCK2_A)     FM(MSIOF1_RXD_A)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC0_A)FM(STP_ISSYNC_0_A)      FM(RIF0_D0_A)   FM(RIF2_D1_A)           F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
348 #define IP16_3_0        FM(SSI_SCK6)            FM(USB2_PWEN)   F_(0, 0)                FM(SIM0_RST_D)                  F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
349 #define IP16_7_4        FM(SSI_WS6)             FM(USB2_OVC)    F_(0, 0)                FM(SIM0_D_D)                    F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
350 #define IP16_11_8       FM(SSI_SDATA6)          F_(0, 0)        F_(0, 0)                FM(SIM0_CLK_D)                  F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        FM(SATA_DEVSLP_A)       F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
351 #define IP16_15_12      FM(SSI_SCK78)           FM(HRX2_B)      FM(MSIOF1_SCK_C)        F_(0, 0)                        F_(0, 0)        FM(TS_SCK1_A)   FM(STP_ISCLK_1_A)       FM(RIF1_CLK_A)  FM(RIF3_CLK_A)          F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
352 #define IP16_19_16      FM(SSI_WS78)            FM(HTX2_B)      FM(MSIOF1_SYNC_C)       F_(0, 0)                        F_(0, 0)        FM(TS_SDAT1_A)  FM(STP_ISD_1_A)         FM(RIF1_SYNC_A) FM(RIF3_SYNC_A)         F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
353 #define IP16_23_20      FM(SSI_SDATA7)          FM(HCTS2_N_B)   FM(MSIOF1_RXD_C)        F_(0, 0)                        F_(0, 0)        FM(TS_SDEN1_A)  FM(STP_ISEN_1_A)        FM(RIF1_D0_A)   FM(RIF3_D0_A)           F_(0, 0)        FM(TCLK2_A)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
354 #define IP16_27_24      FM(SSI_SDATA8)          FM(HRTS2_N_B)   FM(MSIOF1_TXD_C)        F_(0, 0)                        F_(0, 0)        FM(TS_SPSYNC1_A)FM(STP_ISSYNC_1_A)      FM(RIF1_D1_A)   FM(RIF3_D1_A)           F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
355 #define IP16_31_28      FM(SSI_SDATA9_A)        FM(HSCK2_B)     FM(MSIOF1_SS1_C)        FM(HSCK1_A)                     FM(SSI_WS1_B)   FM(SCK1)        FM(STP_IVCXO27_1_A)     FM(SCK5_A)      F_(0, 0)                F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
356 #define IP17_3_0        FM(AUDIO_CLKA_A)        F_(0, 0)        F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)                F_(0, 0)        F_(0, 0)        FM(CC5_OSCOUT)  F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
357 #define IP17_7_4        FM(AUDIO_CLKB_B)        FM(SCIF_CLK_A)  F_(0, 0)                F_(0, 0)                        F_(0, 0)        F_(0, 0)        FM(STP_IVCXO27_1_D)     FM(REMOCON_A)   F_(0, 0)                F_(0, 0)        FM(TCLK1_A)     F_(0, 0)        F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
358 #define IP17_11_8       FM(USB0_PWEN)           F_(0, 0)        F_(0, 0)                FM(SIM0_RST_C)                  F_(0, 0)        FM(TS_SCK1_D)   FM(STP_ISCLK_1_D)       FM(BPFCLK_B)    FM(RIF3_CLK_B)          F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) FM(HSCK2_C) F_(0, 0) F_(0, 0)
359 #define IP17_15_12      FM(USB0_OVC)            F_(0, 0)        F_(0, 0)                FM(SIM0_D_C)                    F_(0, 0)        FM(TS_SDAT1_D)  FM(STP_ISD_1_D)         F_(0, 0)        FM(RIF3_SYNC_B)         F_(0, 0)        F_(0, 0)        F_(0, 0)        F_(0, 0) FM(HRX2_C) F_(0, 0) F_(0, 0)
360 #define IP17_19_16      FM(USB1_PWEN)           F_(0, 0)        F_(0, 0)                FM(SIM0_CLK_C)                  FM(SSI_SCK1_A)  FM(TS_SCK0_E)   FM(STP_ISCLK_0_E)       FM(FMCLK_B)     FM(RIF2_CLK_B)          F_(0, 0)        FM(SPEEDIN_A)   F_(0, 0)        F_(0, 0) FM(HTX2_C) F_(0, 0) F_(0, 0)
361 #define IP17_23_20      FM(USB1_OVC)            F_(0, 0)        FM(MSIOF1_SS2_C)        F_(0, 0)                        FM(SSI_WS1_A)   FM(TS_SDAT0_E)  FM(STP_ISD_0_E)         FM(FMIN_B)      FM(RIF2_SYNC_B)         F_(0, 0)        FM(REMOCON_B)   F_(0, 0)        F_(0, 0) FM(HCTS2_N_C) F_(0, 0) F_(0, 0)
362 #define IP17_27_24      FM(USB30_PWEN)          F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT_B)              FM(SSI_SCK2_B)  FM(TS_SDEN1_D)  FM(STP_ISEN_1_D)        FM(STP_OPWM_0_E)FM(RIF3_D0_B)           F_(0, 0)        FM(TCLK2_B)     FM(TPU0TO0)     FM(BPFCLK_C) FM(HRTS2_N_C) F_(0, 0) F_(0, 0)
363 #define IP17_31_28      FM(USB30_OVC)           F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT1_B)             FM(SSI_WS2_B)   FM(TS_SPSYNC1_D)FM(STP_ISSYNC_1_D)      FM(STP_IVCXO27_0_E)FM(RIF3_D1_B)        F_(0, 0)        FM(FSO_TOE_N)   FM(TPU0TO1)     F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0)
364 #define IP18_3_0        FM(USB2_CH3_PWEN)       F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT2_B)             FM(SSI_SCK9_B)  FM(TS_SDEN0_E)  FM(STP_ISEN_0_E)        F_(0, 0)        FM(RIF2_D0_B)           F_(0, 0)        F_(0, 0)        FM(TPU0TO2)     FM(FMCLK_C) FM(FMCLK_D) F_(0, 0) F_(0, 0)
365 #define IP18_7_4        FM(USB2_CH3_OVC)        F_(0, 0)        F_(0, 0)                FM(AUDIO_CLKOUT3_B)             FM(SSI_WS9_B)   FM(TS_SPSYNC0_E)FM(STP_ISSYNC_0_E)      F_(0, 0)        FM(RIF2_D1_B)           F_(0, 0)        F_(0, 0)        FM(TPU0TO3)     FM(FMIN_C) FM(FMIN_D) F_(0, 0) F_(0, 0)
366
367 #define PINMUX_GPSR     \
368 \
369                                                                                                 GPSR6_31 \
370                                                                                                 GPSR6_30 \
371                                                                                                 GPSR6_29 \
372                 GPSR1_28                                                                        GPSR6_28 \
373                 GPSR1_27                                                                        GPSR6_27 \
374                 GPSR1_26                                                                        GPSR6_26 \
375                 GPSR1_25                                                        GPSR5_25        GPSR6_25 \
376                 GPSR1_24                                                        GPSR5_24        GPSR6_24 \
377                 GPSR1_23                                                        GPSR5_23        GPSR6_23 \
378                 GPSR1_22                                                        GPSR5_22        GPSR6_22 \
379                 GPSR1_21                                                        GPSR5_21        GPSR6_21 \
380                 GPSR1_20                                                        GPSR5_20        GPSR6_20 \
381                 GPSR1_19                                                        GPSR5_19        GPSR6_19 \
382                 GPSR1_18                                                        GPSR5_18        GPSR6_18 \
383                 GPSR1_17                                        GPSR4_17        GPSR5_17        GPSR6_17 \
384                 GPSR1_16                                        GPSR4_16        GPSR5_16        GPSR6_16 \
385 GPSR0_15        GPSR1_15                        GPSR3_15        GPSR4_15        GPSR5_15        GPSR6_15 \
386 GPSR0_14        GPSR1_14        GPSR2_14        GPSR3_14        GPSR4_14        GPSR5_14        GPSR6_14 \
387 GPSR0_13        GPSR1_13        GPSR2_13        GPSR3_13        GPSR4_13        GPSR5_13        GPSR6_13 \
388 GPSR0_12        GPSR1_12        GPSR2_12        GPSR3_12        GPSR4_12        GPSR5_12        GPSR6_12 \
389 GPSR0_11        GPSR1_11        GPSR2_11        GPSR3_11        GPSR4_11        GPSR5_11        GPSR6_11 \
390 GPSR0_10        GPSR1_10        GPSR2_10        GPSR3_10        GPSR4_10        GPSR5_10        GPSR6_10 \
391 GPSR0_9         GPSR1_9         GPSR2_9         GPSR3_9         GPSR4_9         GPSR5_9         GPSR6_9 \
392 GPSR0_8         GPSR1_8         GPSR2_8         GPSR3_8         GPSR4_8         GPSR5_8         GPSR6_8 \
393 GPSR0_7         GPSR1_7         GPSR2_7         GPSR3_7         GPSR4_7         GPSR5_7         GPSR6_7 \
394 GPSR0_6         GPSR1_6         GPSR2_6         GPSR3_6         GPSR4_6         GPSR5_6         GPSR6_6 \
395 GPSR0_5         GPSR1_5         GPSR2_5         GPSR3_5         GPSR4_5         GPSR5_5         GPSR6_5 \
396 GPSR0_4         GPSR1_4         GPSR2_4         GPSR3_4         GPSR4_4         GPSR5_4         GPSR6_4 \
397 GPSR0_3         GPSR1_3         GPSR2_3         GPSR3_3         GPSR4_3         GPSR5_3         GPSR6_3         GPSR7_3 \
398 GPSR0_2         GPSR1_2         GPSR2_2         GPSR3_2         GPSR4_2         GPSR5_2         GPSR6_2         GPSR7_2 \
399 GPSR0_1         GPSR1_1         GPSR2_1         GPSR3_1         GPSR4_1         GPSR5_1         GPSR6_1         GPSR7_1 \
400 GPSR0_0         GPSR1_0         GPSR2_0         GPSR3_0         GPSR4_0         GPSR5_0         GPSR6_0         GPSR7_0
401
402 #define PINMUX_IPSR                             \
403 \
404 FM(IP0_3_0)     IP0_3_0         FM(IP1_3_0)     IP1_3_0         FM(IP2_3_0)     IP2_3_0         FM(IP3_3_0)     IP3_3_0 \
405 FM(IP0_7_4)     IP0_7_4         FM(IP1_7_4)     IP1_7_4         FM(IP2_7_4)     IP2_7_4         FM(IP3_7_4)     IP3_7_4 \
406 FM(IP0_11_8)    IP0_11_8        FM(IP1_11_8)    IP1_11_8        FM(IP2_11_8)    IP2_11_8        FM(IP3_11_8)    IP3_11_8 \
407 FM(IP0_15_12)   IP0_15_12       FM(IP1_15_12)   IP1_15_12       FM(IP2_15_12)   IP2_15_12       FM(IP3_15_12)   IP3_15_12 \
408 FM(IP0_19_16)   IP0_19_16       FM(IP1_19_16)   IP1_19_16       FM(IP2_19_16)   IP2_19_16       FM(IP3_19_16)   IP3_19_16 \
409 FM(IP0_23_20)   IP0_23_20       FM(IP1_23_20)   IP1_23_20       FM(IP2_23_20)   IP2_23_20       FM(IP3_23_20)   IP3_23_20 \
410 FM(IP0_27_24)   IP0_27_24       FM(IP1_27_24)   IP1_27_24       FM(IP2_27_24)   IP2_27_24       FM(IP3_27_24)   IP3_27_24 \
411 FM(IP0_31_28)   IP0_31_28       FM(IP1_31_28)   IP1_31_28       FM(IP2_31_28)   IP2_31_28       FM(IP3_31_28)   IP3_31_28 \
412 \
413 FM(IP4_3_0)     IP4_3_0         FM(IP5_3_0)     IP5_3_0         FM(IP6_3_0)     IP6_3_0         FM(IP7_3_0)     IP7_3_0 \
414 FM(IP4_7_4)     IP4_7_4         FM(IP5_7_4)     IP5_7_4         FM(IP6_7_4)     IP6_7_4         FM(IP7_7_4)     IP7_7_4 \
415 FM(IP4_11_8)    IP4_11_8        FM(IP5_11_8)    IP5_11_8        FM(IP6_11_8)    IP6_11_8        FM(IP7_11_8)    IP7_11_8 \
416 FM(IP4_15_12)   IP4_15_12       FM(IP5_15_12)   IP5_15_12       FM(IP6_15_12)   IP6_15_12 \
417 FM(IP4_19_16)   IP4_19_16       FM(IP5_19_16)   IP5_19_16       FM(IP6_19_16)   IP6_19_16       FM(IP7_19_16)   IP7_19_16 \
418 FM(IP4_23_20)   IP4_23_20       FM(IP5_23_20)   IP5_23_20       FM(IP6_23_20)   IP6_23_20       FM(IP7_23_20)   IP7_23_20 \
419 FM(IP4_27_24)   IP4_27_24       FM(IP5_27_24)   IP5_27_24       FM(IP6_27_24)   IP6_27_24       FM(IP7_27_24)   IP7_27_24 \
420 FM(IP4_31_28)   IP4_31_28       FM(IP5_31_28)   IP5_31_28       FM(IP6_31_28)   IP6_31_28       FM(IP7_31_28)   IP7_31_28 \
421 \
422 FM(IP8_3_0)     IP8_3_0         FM(IP9_3_0)     IP9_3_0         FM(IP10_3_0)    IP10_3_0        FM(IP11_3_0)    IP11_3_0 \
423 FM(IP8_7_4)     IP8_7_4         FM(IP9_7_4)     IP9_7_4         FM(IP10_7_4)    IP10_7_4        FM(IP11_7_4)    IP11_7_4 \
424 FM(IP8_11_8)    IP8_11_8        FM(IP9_11_8)    IP9_11_8        FM(IP10_11_8)   IP10_11_8       FM(IP11_11_8)   IP11_11_8 \
425 FM(IP8_15_12)   IP8_15_12       FM(IP9_15_12)   IP9_15_12       FM(IP10_15_12)  IP10_15_12      FM(IP11_15_12)  IP11_15_12 \
426 FM(IP8_19_16)   IP8_19_16       FM(IP9_19_16)   IP9_19_16       FM(IP10_19_16)  IP10_19_16      FM(IP11_19_16)  IP11_19_16 \
427 FM(IP8_23_20)   IP8_23_20       FM(IP9_23_20)   IP9_23_20       FM(IP10_23_20)  IP10_23_20      FM(IP11_23_20)  IP11_23_20 \
428 FM(IP8_27_24)   IP8_27_24       FM(IP9_27_24)   IP9_27_24       FM(IP10_27_24)  IP10_27_24      FM(IP11_27_24)  IP11_27_24 \
429 FM(IP8_31_28)   IP8_31_28       FM(IP9_31_28)   IP9_31_28       FM(IP10_31_28)  IP10_31_28      FM(IP11_31_28)  IP11_31_28 \
430 \
431 FM(IP12_3_0)    IP12_3_0        FM(IP13_3_0)    IP13_3_0        FM(IP14_3_0)    IP14_3_0        FM(IP15_3_0)    IP15_3_0 \
432 FM(IP12_7_4)    IP12_7_4        FM(IP13_7_4)    IP13_7_4        FM(IP14_7_4)    IP14_7_4        FM(IP15_7_4)    IP15_7_4 \
433 FM(IP12_11_8)   IP12_11_8       FM(IP13_11_8)   IP13_11_8       FM(IP14_11_8)   IP14_11_8       FM(IP15_11_8)   IP15_11_8 \
434 FM(IP12_15_12)  IP12_15_12      FM(IP13_15_12)  IP13_15_12      FM(IP14_15_12)  IP14_15_12      FM(IP15_15_12)  IP15_15_12 \
435 FM(IP12_19_16)  IP12_19_16      FM(IP13_19_16)  IP13_19_16      FM(IP14_19_16)  IP14_19_16      FM(IP15_19_16)  IP15_19_16 \
436 FM(IP12_23_20)  IP12_23_20      FM(IP13_23_20)  IP13_23_20      FM(IP14_23_20)  IP14_23_20      FM(IP15_23_20)  IP15_23_20 \
437 FM(IP12_27_24)  IP12_27_24      FM(IP13_27_24)  IP13_27_24      FM(IP14_27_24)  IP14_27_24      FM(IP15_27_24)  IP15_27_24 \
438 FM(IP12_31_28)  IP12_31_28      FM(IP13_31_28)  IP13_31_28      FM(IP14_31_28)  IP14_31_28      FM(IP15_31_28)  IP15_31_28 \
439 \
440 FM(IP16_3_0)    IP16_3_0        FM(IP17_3_0)    IP17_3_0        FM(IP18_3_0)    IP18_3_0 \
441 FM(IP16_7_4)    IP16_7_4        FM(IP17_7_4)    IP17_7_4        FM(IP18_7_4)    IP18_7_4 \
442 FM(IP16_11_8)   IP16_11_8       FM(IP17_11_8)   IP17_11_8 \
443 FM(IP16_15_12)  IP16_15_12      FM(IP17_15_12)  IP17_15_12 \
444 FM(IP16_19_16)  IP16_19_16      FM(IP17_19_16)  IP17_19_16 \
445 FM(IP16_23_20)  IP16_23_20      FM(IP17_23_20)  IP17_23_20 \
446 FM(IP16_27_24)  IP16_27_24      FM(IP17_27_24)  IP17_27_24 \
447 FM(IP16_31_28)  IP16_31_28      FM(IP17_31_28)  IP17_31_28
448
449 /* MOD_SEL0 */                  /* 0 */                 /* 1 */                 /* 2 */                 /* 3 */                 /* 4 */                 /* 5 */                 /* 6 */                 /* 7 */
450 #define MOD_SEL0_31_30_29       FM(SEL_MSIOF3_0)        FM(SEL_MSIOF3_1)        FM(SEL_MSIOF3_2)        FM(SEL_MSIOF3_3)        FM(SEL_MSIOF3_4)        F_(0, 0)                F_(0, 0)                F_(0, 0)
451 #define MOD_SEL0_28_27          FM(SEL_MSIOF2_0)        FM(SEL_MSIOF2_1)        FM(SEL_MSIOF2_2)        FM(SEL_MSIOF2_3)
452 #define MOD_SEL0_26_25_24       FM(SEL_MSIOF1_0)        FM(SEL_MSIOF1_1)        FM(SEL_MSIOF1_2)        FM(SEL_MSIOF1_3)        FM(SEL_MSIOF1_4)        FM(SEL_MSIOF1_5)        FM(SEL_MSIOF1_6)        F_(0, 0)
453 #define MOD_SEL0_23             FM(SEL_LBSC_0)          FM(SEL_LBSC_1)
454 #define MOD_SEL0_22             FM(SEL_IEBUS_0)         FM(SEL_IEBUS_1)
455 #define MOD_SEL0_21             FM(SEL_I2C2_0)          FM(SEL_I2C2_1)
456 #define MOD_SEL0_20             FM(SEL_I2C1_0)          FM(SEL_I2C1_1)
457 #define MOD_SEL0_19             FM(SEL_HSCIF4_0)        FM(SEL_HSCIF4_1)
458 #define MOD_SEL0_18_17          FM(SEL_HSCIF3_0)        FM(SEL_HSCIF3_1)        FM(SEL_HSCIF3_2)        FM(SEL_HSCIF3_3)
459 #define MOD_SEL0_16             FM(SEL_HSCIF1_0)        FM(SEL_HSCIF1_1)
460 #define MOD_SEL0_14_13          FM(SEL_HSCIF2_0)        FM(SEL_HSCIF2_1)        FM(SEL_HSCIF2_2)        F_(0, 0)
461 #define MOD_SEL0_12             FM(SEL_ETHERAVB_0)      FM(SEL_ETHERAVB_1)
462 #define MOD_SEL0_11             FM(SEL_DRIF3_0)         FM(SEL_DRIF3_1)
463 #define MOD_SEL0_10             FM(SEL_DRIF2_0)         FM(SEL_DRIF2_1)
464 #define MOD_SEL0_9_8            FM(SEL_DRIF1_0)         FM(SEL_DRIF1_1)         FM(SEL_DRIF1_2)         F_(0, 0)
465 #define MOD_SEL0_7_6            FM(SEL_DRIF0_0)         FM(SEL_DRIF0_1)         FM(SEL_DRIF0_2)         F_(0, 0)
466 #define MOD_SEL0_5              FM(SEL_CANFD0_0)        FM(SEL_CANFD0_1)
467 #define MOD_SEL0_4_3            FM(SEL_ADG_A_0)         FM(SEL_ADG_A_1)         FM(SEL_ADG_A_2)         FM(SEL_ADG_A_3)
468
469 /* MOD_SEL1 */                  /* 0 */                 /* 1 */                 /* 2 */                 /* 3 */                 /* 4 */                 /* 5 */                 /* 6 */                 /* 7 */
470 #define MOD_SEL1_31_30          FM(SEL_TSIF1_0)         FM(SEL_TSIF1_1)         FM(SEL_TSIF1_2)         FM(SEL_TSIF1_3)
471 #define MOD_SEL1_29_28_27       FM(SEL_TSIF0_0)         FM(SEL_TSIF0_1)         FM(SEL_TSIF0_2)         FM(SEL_TSIF0_3)         FM(SEL_TSIF0_4)         F_(0, 0)                F_(0, 0)                F_(0, 0)
472 #define MOD_SEL1_26             FM(SEL_TIMER_TMU1_0)    FM(SEL_TIMER_TMU1_1)
473 #define MOD_SEL1_25_24          FM(SEL_SSP1_1_0)        FM(SEL_SSP1_1_1)        FM(SEL_SSP1_1_2)        FM(SEL_SSP1_1_3)
474 #define MOD_SEL1_23_22_21       FM(SEL_SSP1_0_0)        FM(SEL_SSP1_0_1)        FM(SEL_SSP1_0_2)        FM(SEL_SSP1_0_3)        FM(SEL_SSP1_0_4)        F_(0, 0)                F_(0, 0)                F_(0, 0)
475 #define MOD_SEL1_20             FM(SEL_SSI1_0)          FM(SEL_SSI1_1)
476 #define MOD_SEL1_19             FM(SEL_SPEED_PULSE_0)   FM(SEL_SPEED_PULSE_1)
477 #define MOD_SEL1_18_17          FM(SEL_SIMCARD_0)       FM(SEL_SIMCARD_1)       FM(SEL_SIMCARD_2)       FM(SEL_SIMCARD_3)
478 #define MOD_SEL1_16             FM(SEL_SDHI2_0)         FM(SEL_SDHI2_1)
479 #define MOD_SEL1_15_14          FM(SEL_SCIF4_0)         FM(SEL_SCIF4_1)         FM(SEL_SCIF4_2)         F_(0, 0)
480 #define MOD_SEL1_13             FM(SEL_SCIF3_0)         FM(SEL_SCIF3_1)
481 #define MOD_SEL1_12             FM(SEL_SCIF2_0)         FM(SEL_SCIF2_1)
482 #define MOD_SEL1_11             FM(SEL_SCIF1_0)         FM(SEL_SCIF1_1)
483 #define MOD_SEL1_10             FM(SEL_SCIF_0)          FM(SEL_SCIF_1)
484 #define MOD_SEL1_9              FM(SEL_REMOCON_0)       FM(SEL_REMOCON_1)
485 #define MOD_SEL1_6              FM(SEL_RCAN0_0)         FM(SEL_RCAN0_1)
486 #define MOD_SEL1_5              FM(SEL_PWM6_0)          FM(SEL_PWM6_1)
487 #define MOD_SEL1_4              FM(SEL_PWM5_0)          FM(SEL_PWM5_1)
488 #define MOD_SEL1_3              FM(SEL_PWM4_0)          FM(SEL_PWM4_1)
489 #define MOD_SEL1_2              FM(SEL_PWM3_0)          FM(SEL_PWM3_1)
490 #define MOD_SEL1_1              FM(SEL_PWM2_0)          FM(SEL_PWM2_1)
491 #define MOD_SEL1_0              FM(SEL_PWM1_0)          FM(SEL_PWM1_1)
492
493 /* MOD_SEL2 */                  /* 0 */                 /* 1 */                 /* 2 */                 /* 3 */
494 #define MOD_SEL2_31             FM(I2C_SEL_5_0)         FM(I2C_SEL_5_1)
495 #define MOD_SEL2_30             FM(I2C_SEL_3_0)         FM(I2C_SEL_3_1)
496 #define MOD_SEL2_29             FM(I2C_SEL_0_0)         FM(I2C_SEL_0_1)
497 #define MOD_SEL2_28_27          FM(SEL_FM_0)            FM(SEL_FM_1)            FM(SEL_FM_2)            FM(SEL_FM_3)
498 #define MOD_SEL2_26             FM(SEL_SCIF5_0)         FM(SEL_SCIF5_1)
499 #define MOD_SEL2_25_24_23       FM(SEL_I2C6_0)          FM(SEL_I2C6_1)          FM(SEL_I2C6_2)          F_(0, 0)                F_(0, 0)                F_(0, 0)                F_(0, 0)                F_(0, 0)
500 #define MOD_SEL2_21             FM(SEL_SSI2_0)          FM(SEL_SSI2_1)
501 #define MOD_SEL2_20             FM(SEL_SSI9_0)          FM(SEL_SSI9_1)
502 #define MOD_SEL2_19             FM(SEL_TIMER_TMU2_0)    FM(SEL_TIMER_TMU2_1)
503 #define MOD_SEL2_18             FM(SEL_ADG_B_0)         FM(SEL_ADG_B_1)
504 #define MOD_SEL2_17             FM(SEL_ADG_C_0)         FM(SEL_ADG_C_1)
505 #define MOD_SEL2_0              FM(SEL_VIN4_0)          FM(SEL_VIN4_1)
506
507 #define PINMUX_MOD_SELS \
508 \
509 MOD_SEL0_31_30_29       MOD_SEL1_31_30          MOD_SEL2_31 \
510                                                 MOD_SEL2_30 \
511                         MOD_SEL1_29_28_27       MOD_SEL2_29 \
512 MOD_SEL0_28_27                                  MOD_SEL2_28_27 \
513 MOD_SEL0_26_25_24       MOD_SEL1_26             MOD_SEL2_26 \
514                         MOD_SEL1_25_24          MOD_SEL2_25_24_23 \
515 MOD_SEL0_23             MOD_SEL1_23_22_21 \
516 MOD_SEL0_22 \
517 MOD_SEL0_21                                     MOD_SEL2_21 \
518 MOD_SEL0_20             MOD_SEL1_20             MOD_SEL2_20 \
519 MOD_SEL0_19             MOD_SEL1_19             MOD_SEL2_19 \
520 MOD_SEL0_18_17          MOD_SEL1_18_17          MOD_SEL2_18 \
521                                                 MOD_SEL2_17 \
522 MOD_SEL0_16             MOD_SEL1_16 \
523                         MOD_SEL1_15_14 \
524 MOD_SEL0_14_13 \
525                         MOD_SEL1_13 \
526 MOD_SEL0_12             MOD_SEL1_12 \
527 MOD_SEL0_11             MOD_SEL1_11 \
528 MOD_SEL0_10             MOD_SEL1_10 \
529 MOD_SEL0_9_8            MOD_SEL1_9 \
530 MOD_SEL0_7_6 \
531                         MOD_SEL1_6 \
532 MOD_SEL0_5              MOD_SEL1_5 \
533 MOD_SEL0_4_3            MOD_SEL1_4 \
534                         MOD_SEL1_3 \
535                         MOD_SEL1_2 \
536                         MOD_SEL1_1 \
537                         MOD_SEL1_0              MOD_SEL2_0
538
539 /*
540  * These pins are not able to be muxed but have other properties
541  * that can be set, such as drive-strength or pull-up/pull-down enable.
542  */
543 #define PINMUX_STATIC \
544         FM(QSPI0_SPCLK) FM(QSPI0_SSL) FM(QSPI0_MOSI_IO0) FM(QSPI0_MISO_IO1) \
545         FM(QSPI0_IO2) FM(QSPI0_IO3) \
546         FM(QSPI1_SPCLK) FM(QSPI1_SSL) FM(QSPI1_MOSI_IO0) FM(QSPI1_MISO_IO1) \
547         FM(QSPI1_IO2) FM(QSPI1_IO3) \
548         FM(RPC_INT) FM(RPC_WP) FM(RPC_RESET) \
549         FM(AVB_TX_CTL) FM(AVB_TXC) FM(AVB_TD0) FM(AVB_TD1) FM(AVB_TD2) FM(AVB_TD3) \
550         FM(AVB_RX_CTL) FM(AVB_RXC) FM(AVB_RD0) FM(AVB_RD1) FM(AVB_RD2) FM(AVB_RD3) \
551         FM(AVB_TXCREFCLK) FM(AVB_MDIO) \
552         FM(PRESETOUT) \
553         FM(DU_DOTCLKIN0) FM(DU_DOTCLKIN1) FM(DU_DOTCLKIN2) FM(DU_DOTCLKIN3) \
554         FM(TMS) FM(TDO) FM(ASEBRK) FM(MLB_REF) FM(TDI) FM(TCK) FM(TRST) FM(EXTALR)
555
556 enum {
557         PINMUX_RESERVED = 0,
558
559         PINMUX_DATA_BEGIN,
560         GP_ALL(DATA),
561         PINMUX_DATA_END,
562
563 #define F_(x, y)
564 #define FM(x)   FN_##x,
565         PINMUX_FUNCTION_BEGIN,
566         GP_ALL(FN),
567         PINMUX_GPSR
568         PINMUX_IPSR
569         PINMUX_MOD_SELS
570         PINMUX_FUNCTION_END,
571 #undef F_
572 #undef FM
573
574 #define F_(x, y)
575 #define FM(x)   x##_MARK,
576         PINMUX_MARK_BEGIN,
577         PINMUX_GPSR
578         PINMUX_IPSR
579         PINMUX_MOD_SELS
580         PINMUX_STATIC
581         PINMUX_MARK_END,
582 #undef F_
583 #undef FM
584 };
585
586 static const u16 pinmux_data[] = {
587         PINMUX_DATA_GP_ALL(),
588
589         PINMUX_SINGLE(AVS1),
590         PINMUX_SINGLE(AVS2),
591         PINMUX_SINGLE(CLKOUT),
592         PINMUX_SINGLE(HDMI0_CEC),
593         PINMUX_SINGLE(HDMI1_CEC),
594         PINMUX_SINGLE(I2C_SEL_0_1),
595         PINMUX_SINGLE(I2C_SEL_3_1),
596         PINMUX_SINGLE(I2C_SEL_5_1),
597         PINMUX_SINGLE(MSIOF0_RXD),
598         PINMUX_SINGLE(MSIOF0_SCK),
599         PINMUX_SINGLE(MSIOF0_TXD),
600         PINMUX_SINGLE(SSI_SCK5),
601         PINMUX_SINGLE(SSI_SDATA5),
602         PINMUX_SINGLE(SSI_WS5),
603
604         /* IPSR0 */
605         PINMUX_IPSR_GPSR(IP0_3_0,       AVB_MDC),
606         PINMUX_IPSR_MSEL(IP0_3_0,       MSIOF2_SS2_C,           SEL_MSIOF2_2),
607
608         PINMUX_IPSR_GPSR(IP0_7_4,       AVB_MAGIC),
609         PINMUX_IPSR_MSEL(IP0_7_4,       MSIOF2_SS1_C,           SEL_MSIOF2_2),
610         PINMUX_IPSR_MSEL(IP0_7_4,       SCK4_A,                 SEL_SCIF4_0),
611
612         PINMUX_IPSR_GPSR(IP0_11_8,      AVB_PHY_INT),
613         PINMUX_IPSR_MSEL(IP0_11_8,      MSIOF2_SYNC_C,          SEL_MSIOF2_2),
614         PINMUX_IPSR_MSEL(IP0_11_8,      RX4_A,                  SEL_SCIF4_0),
615
616         PINMUX_IPSR_GPSR(IP0_15_12,     AVB_LINK),
617         PINMUX_IPSR_MSEL(IP0_15_12,     MSIOF2_SCK_C,           SEL_MSIOF2_2),
618         PINMUX_IPSR_MSEL(IP0_15_12,     TX4_A,                  SEL_SCIF4_0),
619
620         PINMUX_IPSR_MSEL(IP0_19_16,     AVB_AVTP_MATCH_A,       SEL_ETHERAVB_0),
621         PINMUX_IPSR_MSEL(IP0_19_16,     MSIOF2_RXD_C,           SEL_MSIOF2_2),
622         PINMUX_IPSR_MSEL(IP0_19_16,     CTS4_N_A,               SEL_SCIF4_0),
623         PINMUX_IPSR_GPSR(IP0_19_16,     FSCLKST2_N_A),
624
625         PINMUX_IPSR_MSEL(IP0_23_20,     AVB_AVTP_CAPTURE_A,     SEL_ETHERAVB_0),
626         PINMUX_IPSR_MSEL(IP0_23_20,     MSIOF2_TXD_C,           SEL_MSIOF2_2),
627         PINMUX_IPSR_MSEL(IP0_23_20,     RTS4_N_A,               SEL_SCIF4_0),
628
629         PINMUX_IPSR_GPSR(IP0_27_24,     IRQ0),
630         PINMUX_IPSR_GPSR(IP0_27_24,     QPOLB),
631         PINMUX_IPSR_GPSR(IP0_27_24,     DU_CDE),
632         PINMUX_IPSR_MSEL(IP0_27_24,     VI4_DATA0_B,            SEL_VIN4_1),
633         PINMUX_IPSR_MSEL(IP0_27_24,     CAN0_TX_B,              SEL_RCAN0_1),
634         PINMUX_IPSR_MSEL(IP0_27_24,     CANFD0_TX_B,            SEL_CANFD0_1),
635         PINMUX_IPSR_MSEL(IP0_27_24,     MSIOF3_SS2_E,           SEL_MSIOF3_4),
636
637         PINMUX_IPSR_GPSR(IP0_31_28,     IRQ1),
638         PINMUX_IPSR_GPSR(IP0_31_28,     QPOLA),
639         PINMUX_IPSR_GPSR(IP0_31_28,     DU_DISP),
640         PINMUX_IPSR_MSEL(IP0_31_28,     VI4_DATA1_B,            SEL_VIN4_1),
641         PINMUX_IPSR_MSEL(IP0_31_28,     CAN0_RX_B,              SEL_RCAN0_1),
642         PINMUX_IPSR_MSEL(IP0_31_28,     CANFD0_RX_B,            SEL_CANFD0_1),
643         PINMUX_IPSR_MSEL(IP0_31_28,     MSIOF3_SS1_E,           SEL_MSIOF3_4),
644
645         /* IPSR1 */
646         PINMUX_IPSR_GPSR(IP1_3_0,       IRQ2),
647         PINMUX_IPSR_GPSR(IP1_3_0,       QCPV_QDE),
648         PINMUX_IPSR_GPSR(IP1_3_0,       DU_EXODDF_DU_ODDF_DISP_CDE),
649         PINMUX_IPSR_MSEL(IP1_3_0,       VI4_DATA2_B,            SEL_VIN4_1),
650         PINMUX_IPSR_MSEL(IP1_3_0,       PWM3_B,                 SEL_PWM3_1),
651         PINMUX_IPSR_MSEL(IP1_3_0,       MSIOF3_SYNC_E,          SEL_MSIOF3_4),
652
653         PINMUX_IPSR_GPSR(IP1_7_4,       IRQ3),
654         PINMUX_IPSR_GPSR(IP1_7_4,       QSTVB_QVE),
655         PINMUX_IPSR_GPSR(IP1_7_4,       DU_DOTCLKOUT1),
656         PINMUX_IPSR_MSEL(IP1_7_4,       VI4_DATA3_B,            SEL_VIN4_1),
657         PINMUX_IPSR_MSEL(IP1_7_4,       PWM4_B,                 SEL_PWM4_1),
658         PINMUX_IPSR_MSEL(IP1_7_4,       MSIOF3_SCK_E,           SEL_MSIOF3_4),
659
660         PINMUX_IPSR_GPSR(IP1_11_8,      IRQ4),
661         PINMUX_IPSR_GPSR(IP1_11_8,      QSTH_QHS),
662         PINMUX_IPSR_GPSR(IP1_11_8,      DU_EXHSYNC_DU_HSYNC),
663         PINMUX_IPSR_MSEL(IP1_11_8,      VI4_DATA4_B,            SEL_VIN4_1),
664         PINMUX_IPSR_MSEL(IP1_11_8,      PWM5_B,                 SEL_PWM5_1),
665         PINMUX_IPSR_MSEL(IP1_11_8,      MSIOF3_RXD_E,           SEL_MSIOF3_4),
666
667         PINMUX_IPSR_GPSR(IP1_15_12,     IRQ5),
668         PINMUX_IPSR_GPSR(IP1_15_12,     QSTB_QHE),
669         PINMUX_IPSR_GPSR(IP1_15_12,     DU_EXVSYNC_DU_VSYNC),
670         PINMUX_IPSR_MSEL(IP1_15_12,     VI4_DATA5_B,            SEL_VIN4_1),
671         PINMUX_IPSR_MSEL(IP1_15_12,     PWM6_B,                 SEL_PWM6_1),
672         PINMUX_IPSR_GPSR(IP1_15_12,     FSCLKST2_N_B),
673         PINMUX_IPSR_MSEL(IP1_15_12,     MSIOF3_TXD_E,           SEL_MSIOF3_4),
674
675         PINMUX_IPSR_GPSR(IP1_19_16,     PWM0),
676         PINMUX_IPSR_GPSR(IP1_19_16,     AVB_AVTP_PPS),
677         PINMUX_IPSR_MSEL(IP1_19_16,     VI4_DATA6_B,            SEL_VIN4_1),
678         PINMUX_IPSR_MSEL(IP1_19_16,     IECLK_B,                SEL_IEBUS_1),
679
680         PINMUX_IPSR_MSEL(IP1_23_20,     PWM1_A,                 SEL_PWM1_0),
681         PINMUX_IPSR_MSEL(IP1_23_20,     HRX3_D,                 SEL_HSCIF3_3),
682         PINMUX_IPSR_MSEL(IP1_23_20,     VI4_DATA7_B,            SEL_VIN4_1),
683         PINMUX_IPSR_MSEL(IP1_23_20,     IERX_B,                 SEL_IEBUS_1),
684
685         PINMUX_IPSR_MSEL(IP1_27_24,     PWM2_A,                 SEL_PWM2_0),
686         PINMUX_IPSR_MSEL(IP1_27_24,     HTX3_D,                 SEL_HSCIF3_3),
687         PINMUX_IPSR_MSEL(IP1_27_24,     IETX_B,                 SEL_IEBUS_1),
688
689         PINMUX_IPSR_GPSR(IP1_31_28,     A0),
690         PINMUX_IPSR_GPSR(IP1_31_28,     LCDOUT16),
691         PINMUX_IPSR_MSEL(IP1_31_28,     MSIOF3_SYNC_B,          SEL_MSIOF3_1),
692         PINMUX_IPSR_GPSR(IP1_31_28,     VI4_DATA8),
693         PINMUX_IPSR_GPSR(IP1_31_28,     DU_DB0),
694         PINMUX_IPSR_MSEL(IP1_31_28,     PWM3_A,                 SEL_PWM3_0),
695
696         /* IPSR2 */
697         PINMUX_IPSR_GPSR(IP2_3_0,       A1),
698         PINMUX_IPSR_GPSR(IP2_3_0,       LCDOUT17),
699         PINMUX_IPSR_MSEL(IP2_3_0,       MSIOF3_TXD_B,           SEL_MSIOF3_1),
700         PINMUX_IPSR_GPSR(IP2_3_0,       VI4_DATA9),
701         PINMUX_IPSR_GPSR(IP2_3_0,       DU_DB1),
702         PINMUX_IPSR_MSEL(IP2_3_0,       PWM4_A,                 SEL_PWM4_0),
703
704         PINMUX_IPSR_GPSR(IP2_7_4,       A2),
705         PINMUX_IPSR_GPSR(IP2_7_4,       LCDOUT18),
706         PINMUX_IPSR_MSEL(IP2_7_4,       MSIOF3_SCK_B,           SEL_MSIOF3_1),
707         PINMUX_IPSR_GPSR(IP2_7_4,       VI4_DATA10),
708         PINMUX_IPSR_GPSR(IP2_7_4,       DU_DB2),
709         PINMUX_IPSR_MSEL(IP2_7_4,       PWM5_A,                 SEL_PWM5_0),
710
711         PINMUX_IPSR_GPSR(IP2_11_8,      A3),
712         PINMUX_IPSR_GPSR(IP2_11_8,      LCDOUT19),
713         PINMUX_IPSR_MSEL(IP2_11_8,      MSIOF3_RXD_B,           SEL_MSIOF3_1),
714         PINMUX_IPSR_GPSR(IP2_11_8,      VI4_DATA11),
715         PINMUX_IPSR_GPSR(IP2_11_8,      DU_DB3),
716         PINMUX_IPSR_MSEL(IP2_11_8,      PWM6_A,                 SEL_PWM6_0),
717
718         PINMUX_IPSR_GPSR(IP2_15_12,     A4),
719         PINMUX_IPSR_GPSR(IP2_15_12,     LCDOUT20),
720         PINMUX_IPSR_MSEL(IP2_15_12,     MSIOF3_SS1_B,           SEL_MSIOF3_1),
721         PINMUX_IPSR_GPSR(IP2_15_12,     VI4_DATA12),
722         PINMUX_IPSR_GPSR(IP2_15_12,     VI5_DATA12),
723         PINMUX_IPSR_GPSR(IP2_15_12,     DU_DB4),
724
725         PINMUX_IPSR_GPSR(IP2_19_16,     A5),
726         PINMUX_IPSR_GPSR(IP2_19_16,     LCDOUT21),
727         PINMUX_IPSR_MSEL(IP2_19_16,     MSIOF3_SS2_B,           SEL_MSIOF3_1),
728         PINMUX_IPSR_MSEL(IP2_19_16,     SCK4_B,                 SEL_SCIF4_1),
729         PINMUX_IPSR_GPSR(IP2_19_16,     VI4_DATA13),
730         PINMUX_IPSR_GPSR(IP2_19_16,     VI5_DATA13),
731         PINMUX_IPSR_GPSR(IP2_19_16,     DU_DB5),
732
733         PINMUX_IPSR_GPSR(IP2_23_20,     A6),
734         PINMUX_IPSR_GPSR(IP2_23_20,     LCDOUT22),
735         PINMUX_IPSR_MSEL(IP2_23_20,     MSIOF2_SS1_A,           SEL_MSIOF2_0),
736         PINMUX_IPSR_MSEL(IP2_23_20,     RX4_B,                  SEL_SCIF4_1),
737         PINMUX_IPSR_GPSR(IP2_23_20,     VI4_DATA14),
738         PINMUX_IPSR_GPSR(IP2_23_20,     VI5_DATA14),
739         PINMUX_IPSR_GPSR(IP2_23_20,     DU_DB6),
740
741         PINMUX_IPSR_GPSR(IP2_27_24,     A7),
742         PINMUX_IPSR_GPSR(IP2_27_24,     LCDOUT23),
743         PINMUX_IPSR_MSEL(IP2_27_24,     MSIOF2_SS2_A,           SEL_MSIOF2_0),
744         PINMUX_IPSR_MSEL(IP2_27_24,     TX4_B,                  SEL_SCIF4_1),
745         PINMUX_IPSR_GPSR(IP2_27_24,     VI4_DATA15),
746         PINMUX_IPSR_GPSR(IP2_27_24,     VI5_DATA15),
747         PINMUX_IPSR_GPSR(IP2_27_24,     DU_DB7),
748
749         PINMUX_IPSR_GPSR(IP2_31_28,     A8),
750         PINMUX_IPSR_MSEL(IP2_31_28,     RX3_B,                  SEL_SCIF3_1),
751         PINMUX_IPSR_MSEL(IP2_31_28,     MSIOF2_SYNC_A,          SEL_MSIOF2_0),
752         PINMUX_IPSR_MSEL(IP2_31_28,     HRX4_B,                 SEL_HSCIF4_1),
753         PINMUX_IPSR_MSEL(IP2_31_28,     SDA6_A,                 SEL_I2C6_0),
754         PINMUX_IPSR_MSEL(IP2_31_28,     AVB_AVTP_MATCH_B,       SEL_ETHERAVB_1),
755         PINMUX_IPSR_MSEL(IP2_31_28,     PWM1_B,                 SEL_PWM1_1),
756
757         /* IPSR3 */
758         PINMUX_IPSR_GPSR(IP3_3_0,       A9),
759         PINMUX_IPSR_MSEL(IP3_3_0,       MSIOF2_SCK_A,           SEL_MSIOF2_0),
760         PINMUX_IPSR_MSEL(IP3_3_0,       CTS4_N_B,               SEL_SCIF4_1),
761         PINMUX_IPSR_GPSR(IP3_3_0,       VI5_VSYNC_N),
762
763         PINMUX_IPSR_GPSR(IP3_7_4,       A10),
764         PINMUX_IPSR_MSEL(IP3_7_4,       MSIOF2_RXD_A,           SEL_MSIOF2_0),
765         PINMUX_IPSR_MSEL(IP3_7_4,       RTS4_N_B,               SEL_SCIF4_1),
766         PINMUX_IPSR_GPSR(IP3_7_4,       VI5_HSYNC_N),
767
768         PINMUX_IPSR_GPSR(IP3_11_8,      A11),
769         PINMUX_IPSR_MSEL(IP3_11_8,      TX3_B,                  SEL_SCIF3_1),
770         PINMUX_IPSR_MSEL(IP3_11_8,      MSIOF2_TXD_A,           SEL_MSIOF2_0),
771         PINMUX_IPSR_MSEL(IP3_11_8,      HTX4_B,                 SEL_HSCIF4_1),
772         PINMUX_IPSR_GPSR(IP3_11_8,      HSCK4),
773         PINMUX_IPSR_GPSR(IP3_11_8,      VI5_FIELD),
774         PINMUX_IPSR_MSEL(IP3_11_8,      SCL6_A,                 SEL_I2C6_0),
775         PINMUX_IPSR_MSEL(IP3_11_8,      AVB_AVTP_CAPTURE_B,     SEL_ETHERAVB_1),
776         PINMUX_IPSR_MSEL(IP3_11_8,      PWM2_B,                 SEL_PWM2_1),
777
778         PINMUX_IPSR_GPSR(IP3_15_12,     A12),
779         PINMUX_IPSR_GPSR(IP3_15_12,     LCDOUT12),
780         PINMUX_IPSR_MSEL(IP3_15_12,     MSIOF3_SCK_C,           SEL_MSIOF3_2),
781         PINMUX_IPSR_MSEL(IP3_15_12,     HRX4_A,                 SEL_HSCIF4_0),
782         PINMUX_IPSR_GPSR(IP3_15_12,     VI5_DATA8),
783         PINMUX_IPSR_GPSR(IP3_15_12,     DU_DG4),
784
785         PINMUX_IPSR_GPSR(IP3_19_16,     A13),
786         PINMUX_IPSR_GPSR(IP3_19_16,     LCDOUT13),
787         PINMUX_IPSR_MSEL(IP3_19_16,     MSIOF3_SYNC_C,          SEL_MSIOF3_2),
788         PINMUX_IPSR_MSEL(IP3_19_16,     HTX4_A,                 SEL_HSCIF4_0),
789         PINMUX_IPSR_GPSR(IP3_19_16,     VI5_DATA9),
790         PINMUX_IPSR_GPSR(IP3_19_16,     DU_DG5),
791
792         PINMUX_IPSR_GPSR(IP3_23_20,     A14),
793         PINMUX_IPSR_GPSR(IP3_23_20,     LCDOUT14),
794         PINMUX_IPSR_MSEL(IP3_23_20,     MSIOF3_RXD_C,           SEL_MSIOF3_2),
795         PINMUX_IPSR_GPSR(IP3_23_20,     HCTS4_N),
796         PINMUX_IPSR_GPSR(IP3_23_20,     VI5_DATA10),
797         PINMUX_IPSR_GPSR(IP3_23_20,     DU_DG6),
798
799         PINMUX_IPSR_GPSR(IP3_27_24,     A15),
800         PINMUX_IPSR_GPSR(IP3_27_24,     LCDOUT15),
801         PINMUX_IPSR_MSEL(IP3_27_24,     MSIOF3_TXD_C,           SEL_MSIOF3_2),
802         PINMUX_IPSR_GPSR(IP3_27_24,     HRTS4_N),
803         PINMUX_IPSR_GPSR(IP3_27_24,     VI5_DATA11),
804         PINMUX_IPSR_GPSR(IP3_27_24,     DU_DG7),
805
806         PINMUX_IPSR_GPSR(IP3_31_28,     A16),
807         PINMUX_IPSR_GPSR(IP3_31_28,     LCDOUT8),
808         PINMUX_IPSR_GPSR(IP3_31_28,     VI4_FIELD),
809         PINMUX_IPSR_GPSR(IP3_31_28,     DU_DG0),
810
811         /* IPSR4 */
812         PINMUX_IPSR_GPSR(IP4_3_0,       A17),
813         PINMUX_IPSR_GPSR(IP4_3_0,       LCDOUT9),
814         PINMUX_IPSR_GPSR(IP4_3_0,       VI4_VSYNC_N),
815         PINMUX_IPSR_GPSR(IP4_3_0,       DU_DG1),
816
817         PINMUX_IPSR_GPSR(IP4_7_4,       A18),
818         PINMUX_IPSR_GPSR(IP4_7_4,       LCDOUT10),
819         PINMUX_IPSR_GPSR(IP4_7_4,       VI4_HSYNC_N),
820         PINMUX_IPSR_GPSR(IP4_7_4,       DU_DG2),
821
822         PINMUX_IPSR_GPSR(IP4_11_8,      A19),
823         PINMUX_IPSR_GPSR(IP4_11_8,      LCDOUT11),
824         PINMUX_IPSR_GPSR(IP4_11_8,      VI4_CLKENB),
825         PINMUX_IPSR_GPSR(IP4_11_8,      DU_DG3),
826
827         PINMUX_IPSR_GPSR(IP4_15_12,     CS0_N),
828         PINMUX_IPSR_GPSR(IP4_15_12,     VI5_CLKENB),
829
830         PINMUX_IPSR_GPSR(IP4_19_16,     CS1_N),
831         PINMUX_IPSR_GPSR(IP4_19_16,     VI5_CLK),
832         PINMUX_IPSR_MSEL(IP4_19_16,     EX_WAIT0_B,             SEL_LBSC_1),
833
834         PINMUX_IPSR_GPSR(IP4_23_20,     BS_N),
835         PINMUX_IPSR_GPSR(IP4_23_20,     QSTVA_QVS),
836         PINMUX_IPSR_MSEL(IP4_23_20,     MSIOF3_SCK_D,           SEL_MSIOF3_3),
837         PINMUX_IPSR_GPSR(IP4_23_20,     SCK3),
838         PINMUX_IPSR_GPSR(IP4_23_20,     HSCK3),
839         PINMUX_IPSR_GPSR(IP4_23_20,     CAN1_TX),
840         PINMUX_IPSR_GPSR(IP4_23_20,     CANFD1_TX),
841         PINMUX_IPSR_MSEL(IP4_23_20,     IETX_A,                 SEL_IEBUS_0),
842
843         PINMUX_IPSR_GPSR(IP4_27_24,     RD_N),
844         PINMUX_IPSR_MSEL(IP4_27_24,     MSIOF3_SYNC_D,          SEL_MSIOF3_3),
845         PINMUX_IPSR_MSEL(IP4_27_24,     RX3_A,                  SEL_SCIF3_0),
846         PINMUX_IPSR_MSEL(IP4_27_24,     HRX3_A,                 SEL_HSCIF3_0),
847         PINMUX_IPSR_MSEL(IP4_27_24,     CAN0_TX_A,              SEL_RCAN0_0),
848         PINMUX_IPSR_MSEL(IP4_27_24,     CANFD0_TX_A,            SEL_CANFD0_0),
849
850         PINMUX_IPSR_GPSR(IP4_31_28,     RD_WR_N),
851         PINMUX_IPSR_MSEL(IP4_31_28,     MSIOF3_RXD_D,           SEL_MSIOF3_3),
852         PINMUX_IPSR_MSEL(IP4_31_28,     TX3_A,                  SEL_SCIF3_0),
853         PINMUX_IPSR_MSEL(IP4_31_28,     HTX3_A,                 SEL_HSCIF3_0),
854         PINMUX_IPSR_MSEL(IP4_31_28,     CAN0_RX_A,              SEL_RCAN0_0),
855         PINMUX_IPSR_MSEL(IP4_31_28,     CANFD0_RX_A,            SEL_CANFD0_0),
856
857         /* IPSR5 */
858         PINMUX_IPSR_GPSR(IP5_3_0,       WE0_N),
859         PINMUX_IPSR_MSEL(IP5_3_0,       MSIOF3_TXD_D,           SEL_MSIOF3_3),
860         PINMUX_IPSR_GPSR(IP5_3_0,       CTS3_N),
861         PINMUX_IPSR_GPSR(IP5_3_0,       HCTS3_N),
862         PINMUX_IPSR_MSEL(IP5_3_0,       SCL6_B,                 SEL_I2C6_1),
863         PINMUX_IPSR_GPSR(IP5_3_0,       CAN_CLK),
864         PINMUX_IPSR_MSEL(IP5_3_0,       IECLK_A,                SEL_IEBUS_0),
865
866         PINMUX_IPSR_GPSR(IP5_7_4,       WE1_N),
867         PINMUX_IPSR_MSEL(IP5_7_4,       MSIOF3_SS1_D,           SEL_MSIOF3_3),
868         PINMUX_IPSR_GPSR(IP5_7_4,       RTS3_N),
869         PINMUX_IPSR_GPSR(IP5_7_4,       HRTS3_N),
870         PINMUX_IPSR_MSEL(IP5_7_4,       SDA6_B,                 SEL_I2C6_1),
871         PINMUX_IPSR_GPSR(IP5_7_4,       CAN1_RX),
872         PINMUX_IPSR_GPSR(IP5_7_4,       CANFD1_RX),
873         PINMUX_IPSR_MSEL(IP5_7_4,       IERX_A,                 SEL_IEBUS_0),
874
875         PINMUX_IPSR_MSEL(IP5_11_8,      EX_WAIT0_A,             SEL_LBSC_0),
876         PINMUX_IPSR_GPSR(IP5_11_8,      QCLK),
877         PINMUX_IPSR_GPSR(IP5_11_8,      VI4_CLK),
878         PINMUX_IPSR_GPSR(IP5_11_8,      DU_DOTCLKOUT0),
879
880         PINMUX_IPSR_GPSR(IP5_15_12,     D0),
881         PINMUX_IPSR_MSEL(IP5_15_12,     MSIOF2_SS1_B,           SEL_MSIOF2_1),
882         PINMUX_IPSR_MSEL(IP5_15_12,     MSIOF3_SCK_A,           SEL_MSIOF3_0),
883         PINMUX_IPSR_GPSR(IP5_15_12,     VI4_DATA16),
884         PINMUX_IPSR_GPSR(IP5_15_12,     VI5_DATA0),
885
886         PINMUX_IPSR_GPSR(IP5_19_16,     D1),
887         PINMUX_IPSR_MSEL(IP5_19_16,     MSIOF2_SS2_B,           SEL_MSIOF2_1),
888         PINMUX_IPSR_MSEL(IP5_19_16,     MSIOF3_SYNC_A,          SEL_MSIOF3_0),
889         PINMUX_IPSR_GPSR(IP5_19_16,     VI4_DATA17),
890         PINMUX_IPSR_GPSR(IP5_19_16,     VI5_DATA1),
891
892         PINMUX_IPSR_GPSR(IP5_23_20,     D2),
893         PINMUX_IPSR_MSEL(IP5_23_20,     MSIOF3_RXD_A,           SEL_MSIOF3_0),
894         PINMUX_IPSR_GPSR(IP5_23_20,     VI4_DATA18),
895         PINMUX_IPSR_GPSR(IP5_23_20,     VI5_DATA2),
896
897         PINMUX_IPSR_GPSR(IP5_27_24,     D3),
898         PINMUX_IPSR_MSEL(IP5_27_24,     MSIOF3_TXD_A,           SEL_MSIOF3_0),
899         PINMUX_IPSR_GPSR(IP5_27_24,     VI4_DATA19),
900         PINMUX_IPSR_GPSR(IP5_27_24,     VI5_DATA3),
901
902         PINMUX_IPSR_GPSR(IP5_31_28,     D4),
903         PINMUX_IPSR_MSEL(IP5_31_28,     MSIOF2_SCK_B,           SEL_MSIOF2_1),
904         PINMUX_IPSR_GPSR(IP5_31_28,     VI4_DATA20),
905         PINMUX_IPSR_GPSR(IP5_31_28,     VI5_DATA4),
906
907         /* IPSR6 */
908         PINMUX_IPSR_GPSR(IP6_3_0,       D5),
909         PINMUX_IPSR_MSEL(IP6_3_0,       MSIOF2_SYNC_B,          SEL_MSIOF2_1),
910         PINMUX_IPSR_GPSR(IP6_3_0,       VI4_DATA21),
911         PINMUX_IPSR_GPSR(IP6_3_0,       VI5_DATA5),
912
913         PINMUX_IPSR_GPSR(IP6_7_4,       D6),
914         PINMUX_IPSR_MSEL(IP6_7_4,       MSIOF2_RXD_B,           SEL_MSIOF2_1),
915         PINMUX_IPSR_GPSR(IP6_7_4,       VI4_DATA22),
916         PINMUX_IPSR_GPSR(IP6_7_4,       VI5_DATA6),
917
918         PINMUX_IPSR_GPSR(IP6_11_8,      D7),
919         PINMUX_IPSR_MSEL(IP6_11_8,      MSIOF2_TXD_B,           SEL_MSIOF2_1),
920         PINMUX_IPSR_GPSR(IP6_11_8,      VI4_DATA23),
921         PINMUX_IPSR_GPSR(IP6_11_8,      VI5_DATA7),
922
923         PINMUX_IPSR_GPSR(IP6_15_12,     D8),
924         PINMUX_IPSR_GPSR(IP6_15_12,     LCDOUT0),
925         PINMUX_IPSR_MSEL(IP6_15_12,     MSIOF2_SCK_D,           SEL_MSIOF2_3),
926         PINMUX_IPSR_MSEL(IP6_15_12,     SCK4_C,                 SEL_SCIF4_2),
927         PINMUX_IPSR_MSEL(IP6_15_12,     VI4_DATA0_A,            SEL_VIN4_0),
928         PINMUX_IPSR_GPSR(IP6_15_12,     DU_DR0),
929
930         PINMUX_IPSR_GPSR(IP6_19_16,     D9),
931         PINMUX_IPSR_GPSR(IP6_19_16,     LCDOUT1),
932         PINMUX_IPSR_MSEL(IP6_19_16,     MSIOF2_SYNC_D,          SEL_MSIOF2_3),
933         PINMUX_IPSR_MSEL(IP6_19_16,     VI4_DATA1_A,            SEL_VIN4_0),
934         PINMUX_IPSR_GPSR(IP6_19_16,     DU_DR1),
935
936         PINMUX_IPSR_GPSR(IP6_23_20,     D10),
937         PINMUX_IPSR_GPSR(IP6_23_20,     LCDOUT2),
938         PINMUX_IPSR_MSEL(IP6_23_20,     MSIOF2_RXD_D,           SEL_MSIOF2_3),
939         PINMUX_IPSR_MSEL(IP6_23_20,     HRX3_B,                 SEL_HSCIF3_1),
940         PINMUX_IPSR_MSEL(IP6_23_20,     VI4_DATA2_A,            SEL_VIN4_0),
941         PINMUX_IPSR_MSEL(IP6_23_20,     CTS4_N_C,               SEL_SCIF4_2),
942         PINMUX_IPSR_GPSR(IP6_23_20,     DU_DR2),
943
944         PINMUX_IPSR_GPSR(IP6_27_24,     D11),
945         PINMUX_IPSR_GPSR(IP6_27_24,     LCDOUT3),
946         PINMUX_IPSR_MSEL(IP6_27_24,     MSIOF2_TXD_D,           SEL_MSIOF2_3),
947         PINMUX_IPSR_MSEL(IP6_27_24,     HTX3_B,                 SEL_HSCIF3_1),
948         PINMUX_IPSR_MSEL(IP6_27_24,     VI4_DATA3_A,            SEL_VIN4_0),
949         PINMUX_IPSR_MSEL(IP6_27_24,     RTS4_N_C,               SEL_SCIF4_2),
950         PINMUX_IPSR_GPSR(IP6_27_24,     DU_DR3),
951
952         PINMUX_IPSR_GPSR(IP6_31_28,     D12),
953         PINMUX_IPSR_GPSR(IP6_31_28,     LCDOUT4),
954         PINMUX_IPSR_MSEL(IP6_31_28,     MSIOF2_SS1_D,           SEL_MSIOF2_3),
955         PINMUX_IPSR_MSEL(IP6_31_28,     RX4_C,                  SEL_SCIF4_2),
956         PINMUX_IPSR_MSEL(IP6_31_28,     VI4_DATA4_A,            SEL_VIN4_0),
957         PINMUX_IPSR_GPSR(IP6_31_28,     DU_DR4),
958
959         /* IPSR7 */
960         PINMUX_IPSR_GPSR(IP7_3_0,       D13),
961         PINMUX_IPSR_GPSR(IP7_3_0,       LCDOUT5),
962         PINMUX_IPSR_MSEL(IP7_3_0,       MSIOF2_SS2_D,           SEL_MSIOF2_3),
963         PINMUX_IPSR_MSEL(IP7_3_0,       TX4_C,                  SEL_SCIF4_2),
964         PINMUX_IPSR_MSEL(IP7_3_0,       VI4_DATA5_A,            SEL_VIN4_0),
965         PINMUX_IPSR_GPSR(IP7_3_0,       DU_DR5),
966
967         PINMUX_IPSR_GPSR(IP7_7_4,       D14),
968         PINMUX_IPSR_GPSR(IP7_7_4,       LCDOUT6),
969         PINMUX_IPSR_MSEL(IP7_7_4,       MSIOF3_SS1_A,           SEL_MSIOF3_0),
970         PINMUX_IPSR_MSEL(IP7_7_4,       HRX3_C,                 SEL_HSCIF3_2),
971         PINMUX_IPSR_MSEL(IP7_7_4,       VI4_DATA6_A,            SEL_VIN4_0),
972         PINMUX_IPSR_GPSR(IP7_7_4,       DU_DR6),
973         PINMUX_IPSR_MSEL(IP7_7_4,       SCL6_C,                 SEL_I2C6_2),
974
975         PINMUX_IPSR_GPSR(IP7_11_8,      D15),
976         PINMUX_IPSR_GPSR(IP7_11_8,      LCDOUT7),
977         PINMUX_IPSR_MSEL(IP7_11_8,      MSIOF3_SS2_A,           SEL_MSIOF3_0),
978         PINMUX_IPSR_MSEL(IP7_11_8,      HTX3_C,                 SEL_HSCIF3_2),
979         PINMUX_IPSR_MSEL(IP7_11_8,      VI4_DATA7_A,            SEL_VIN4_0),
980         PINMUX_IPSR_GPSR(IP7_11_8,      DU_DR7),
981         PINMUX_IPSR_MSEL(IP7_11_8,      SDA6_C,                 SEL_I2C6_2),
982
983         PINMUX_IPSR_GPSR(IP7_19_16,     SD0_CLK),
984         PINMUX_IPSR_MSEL(IP7_19_16,     MSIOF1_SCK_E,           SEL_MSIOF1_4),
985         PINMUX_IPSR_MSEL(IP7_19_16,     STP_OPWM_0_B,           SEL_SSP1_0_1),
986
987         PINMUX_IPSR_GPSR(IP7_23_20,     SD0_CMD),
988         PINMUX_IPSR_MSEL(IP7_23_20,     MSIOF1_SYNC_E,          SEL_MSIOF1_4),
989         PINMUX_IPSR_MSEL(IP7_23_20,     STP_IVCXO27_0_B,        SEL_SSP1_0_1),
990
991         PINMUX_IPSR_GPSR(IP7_27_24,     SD0_DAT0),
992         PINMUX_IPSR_MSEL(IP7_27_24,     MSIOF1_RXD_E,           SEL_MSIOF1_4),
993         PINMUX_IPSR_MSEL(IP7_27_24,     TS_SCK0_B,              SEL_TSIF0_1),
994         PINMUX_IPSR_MSEL(IP7_27_24,     STP_ISCLK_0_B,          SEL_SSP1_0_1),
995
996         PINMUX_IPSR_GPSR(IP7_31_28,     SD0_DAT1),
997         PINMUX_IPSR_MSEL(IP7_31_28,     MSIOF1_TXD_E,           SEL_MSIOF1_4),
998         PINMUX_IPSR_MSEL(IP7_31_28,     TS_SPSYNC0_B,           SEL_TSIF0_1),
999         PINMUX_IPSR_MSEL(IP7_31_28,     STP_ISSYNC_0_B,         SEL_SSP1_0_1),
1000
1001         /* IPSR8 */
1002         PINMUX_IPSR_GPSR(IP8_3_0,       SD0_DAT2),
1003         PINMUX_IPSR_MSEL(IP8_3_0,       MSIOF1_SS1_E,           SEL_MSIOF1_4),
1004         PINMUX_IPSR_MSEL(IP8_3_0,       TS_SDAT0_B,             SEL_TSIF0_1),
1005         PINMUX_IPSR_MSEL(IP8_3_0,       STP_ISD_0_B,            SEL_SSP1_0_1),
1006
1007         PINMUX_IPSR_GPSR(IP8_7_4,       SD0_DAT3),
1008         PINMUX_IPSR_MSEL(IP8_7_4,       MSIOF1_SS2_E,           SEL_MSIOF1_4),
1009         PINMUX_IPSR_MSEL(IP8_7_4,       TS_SDEN0_B,             SEL_TSIF0_1),
1010         PINMUX_IPSR_MSEL(IP8_7_4,       STP_ISEN_0_B,           SEL_SSP1_0_1),
1011
1012         PINMUX_IPSR_GPSR(IP8_11_8,      SD1_CLK),
1013         PINMUX_IPSR_MSEL(IP8_11_8,      MSIOF1_SCK_G,           SEL_MSIOF1_6),
1014         PINMUX_IPSR_MSEL(IP8_11_8,      SIM0_CLK_A,             SEL_SIMCARD_0),
1015
1016         PINMUX_IPSR_GPSR(IP8_15_12,     SD1_CMD),
1017         PINMUX_IPSR_MSEL(IP8_15_12,     MSIOF1_SYNC_G,          SEL_MSIOF1_6),
1018         PINMUX_IPSR_GPSR(IP8_15_12,     NFCE_N_B),
1019         PINMUX_IPSR_MSEL(IP8_15_12,     SIM0_D_A,               SEL_SIMCARD_0),
1020         PINMUX_IPSR_MSEL(IP8_15_12,     STP_IVCXO27_1_B,        SEL_SSP1_1_1),
1021
1022         PINMUX_IPSR_GPSR(IP8_19_16,     SD1_DAT0),
1023         PINMUX_IPSR_GPSR(IP8_19_16,     SD2_DAT4),
1024         PINMUX_IPSR_MSEL(IP8_19_16,     MSIOF1_RXD_G,           SEL_MSIOF1_6),
1025         PINMUX_IPSR_GPSR(IP8_19_16,     NFWP_N_B),
1026         PINMUX_IPSR_MSEL(IP8_19_16,     TS_SCK1_B,              SEL_TSIF1_1),
1027         PINMUX_IPSR_MSEL(IP8_19_16,     STP_ISCLK_1_B,          SEL_SSP1_1_1),
1028
1029         PINMUX_IPSR_GPSR(IP8_23_20,     SD1_DAT1),
1030         PINMUX_IPSR_GPSR(IP8_23_20,     SD2_DAT5),
1031         PINMUX_IPSR_MSEL(IP8_23_20,     MSIOF1_TXD_G,           SEL_MSIOF1_6),
1032         PINMUX_IPSR_GPSR(IP8_23_20,     NFDATA14_B),
1033         PINMUX_IPSR_MSEL(IP8_23_20,     TS_SPSYNC1_B,           SEL_TSIF1_1),
1034         PINMUX_IPSR_MSEL(IP8_23_20,     STP_ISSYNC_1_B,         SEL_SSP1_1_1),
1035
1036         PINMUX_IPSR_GPSR(IP8_27_24,     SD1_DAT2),
1037         PINMUX_IPSR_GPSR(IP8_27_24,     SD2_DAT6),
1038         PINMUX_IPSR_MSEL(IP8_27_24,     MSIOF1_SS1_G,           SEL_MSIOF1_6),
1039         PINMUX_IPSR_GPSR(IP8_27_24,     NFDATA15_B),
1040         PINMUX_IPSR_MSEL(IP8_27_24,     TS_SDAT1_B,             SEL_TSIF1_1),
1041         PINMUX_IPSR_MSEL(IP8_27_24,     STP_ISD_1_B,            SEL_SSP1_1_1),
1042
1043         PINMUX_IPSR_GPSR(IP8_31_28,     SD1_DAT3),
1044         PINMUX_IPSR_GPSR(IP8_31_28,     SD2_DAT7),
1045         PINMUX_IPSR_MSEL(IP8_31_28,     MSIOF1_SS2_G,           SEL_MSIOF1_6),
1046         PINMUX_IPSR_GPSR(IP8_31_28,     NFRB_N_B),
1047         PINMUX_IPSR_MSEL(IP8_31_28,     TS_SDEN1_B,             SEL_TSIF1_1),
1048         PINMUX_IPSR_MSEL(IP8_31_28,     STP_ISEN_1_B,           SEL_SSP1_1_1),
1049
1050         /* IPSR9 */
1051         PINMUX_IPSR_GPSR(IP9_3_0,       SD2_CLK),
1052         PINMUX_IPSR_GPSR(IP9_3_0,       NFDATA8),
1053
1054         PINMUX_IPSR_GPSR(IP9_7_4,       SD2_CMD),
1055         PINMUX_IPSR_GPSR(IP9_7_4,       NFDATA9),
1056
1057         PINMUX_IPSR_GPSR(IP9_11_8,      SD2_DAT0),
1058         PINMUX_IPSR_GPSR(IP9_11_8,      NFDATA10),
1059
1060         PINMUX_IPSR_GPSR(IP9_15_12,     SD2_DAT1),
1061         PINMUX_IPSR_GPSR(IP9_15_12,     NFDATA11),
1062
1063         PINMUX_IPSR_GPSR(IP9_19_16,     SD2_DAT2),
1064         PINMUX_IPSR_GPSR(IP9_19_16,     NFDATA12),
1065
1066         PINMUX_IPSR_GPSR(IP9_23_20,     SD2_DAT3),
1067         PINMUX_IPSR_GPSR(IP9_23_20,     NFDATA13),
1068
1069         PINMUX_IPSR_GPSR(IP9_27_24,     SD2_DS),
1070         PINMUX_IPSR_GPSR(IP9_27_24,     NFALE),
1071         PINMUX_IPSR_GPSR(IP9_27_24,     SATA_DEVSLP_B),
1072
1073         PINMUX_IPSR_GPSR(IP9_31_28,     SD3_CLK),
1074         PINMUX_IPSR_GPSR(IP9_31_28,     NFWE_N),
1075
1076         /* IPSR10 */
1077         PINMUX_IPSR_GPSR(IP10_3_0,      SD3_CMD),
1078         PINMUX_IPSR_GPSR(IP10_3_0,      NFRE_N),
1079
1080         PINMUX_IPSR_GPSR(IP10_7_4,      SD3_DAT0),
1081         PINMUX_IPSR_GPSR(IP10_7_4,      NFDATA0),
1082
1083         PINMUX_IPSR_GPSR(IP10_11_8,     SD3_DAT1),
1084         PINMUX_IPSR_GPSR(IP10_11_8,     NFDATA1),
1085
1086         PINMUX_IPSR_GPSR(IP10_15_12,    SD3_DAT2),
1087         PINMUX_IPSR_GPSR(IP10_15_12,    NFDATA2),
1088
1089         PINMUX_IPSR_GPSR(IP10_19_16,    SD3_DAT3),
1090         PINMUX_IPSR_GPSR(IP10_19_16,    NFDATA3),
1091
1092         PINMUX_IPSR_GPSR(IP10_23_20,    SD3_DAT4),
1093         PINMUX_IPSR_MSEL(IP10_23_20,    SD2_CD_A,               SEL_SDHI2_0),
1094         PINMUX_IPSR_GPSR(IP10_23_20,    NFDATA4),
1095
1096         PINMUX_IPSR_GPSR(IP10_27_24,    SD3_DAT5),
1097         PINMUX_IPSR_MSEL(IP10_27_24,    SD2_WP_A,               SEL_SDHI2_0),
1098         PINMUX_IPSR_GPSR(IP10_27_24,    NFDATA5),
1099
1100         PINMUX_IPSR_GPSR(IP10_31_28,    SD3_DAT6),
1101         PINMUX_IPSR_GPSR(IP10_31_28,    SD3_CD),
1102         PINMUX_IPSR_GPSR(IP10_31_28,    NFDATA6),
1103
1104         /* IPSR11 */
1105         PINMUX_IPSR_GPSR(IP11_3_0,      SD3_DAT7),
1106         PINMUX_IPSR_GPSR(IP11_3_0,      SD3_WP),
1107         PINMUX_IPSR_GPSR(IP11_3_0,      NFDATA7),
1108
1109         PINMUX_IPSR_GPSR(IP11_7_4,      SD3_DS),
1110         PINMUX_IPSR_GPSR(IP11_7_4,      NFCLE),
1111
1112         PINMUX_IPSR_GPSR(IP11_11_8,     SD0_CD),
1113         PINMUX_IPSR_MSEL(IP11_11_8,     SCL2_B,                 SEL_I2C2_1),
1114         PINMUX_IPSR_MSEL(IP11_11_8,     SIM0_RST_A,             SEL_SIMCARD_0),
1115
1116         PINMUX_IPSR_GPSR(IP11_15_12,    SD0_WP),
1117         PINMUX_IPSR_MSEL(IP11_15_12,    SDA2_B,                 SEL_I2C2_1),
1118
1119         PINMUX_IPSR_GPSR(IP11_19_16,    SD1_CD),
1120         PINMUX_IPSR_MSEL(IP11_19_16,    SIM0_CLK_B,             SEL_SIMCARD_1),
1121
1122         PINMUX_IPSR_GPSR(IP11_23_20,    SD1_WP),
1123         PINMUX_IPSR_MSEL(IP11_23_20,    SIM0_D_B,               SEL_SIMCARD_1),
1124
1125         PINMUX_IPSR_GPSR(IP11_27_24,    SCK0),
1126         PINMUX_IPSR_MSEL(IP11_27_24,    HSCK1_B,                SEL_HSCIF1_1),
1127         PINMUX_IPSR_MSEL(IP11_27_24,    MSIOF1_SS2_B,           SEL_MSIOF1_1),
1128         PINMUX_IPSR_MSEL(IP11_27_24,    AUDIO_CLKC_B,           SEL_ADG_C_1),
1129         PINMUX_IPSR_MSEL(IP11_27_24,    SDA2_A,                 SEL_I2C2_0),
1130         PINMUX_IPSR_MSEL(IP11_27_24,    SIM0_RST_B,             SEL_SIMCARD_1),
1131         PINMUX_IPSR_MSEL(IP11_27_24,    STP_OPWM_0_C,           SEL_SSP1_0_2),
1132         PINMUX_IPSR_MSEL(IP11_27_24,    RIF0_CLK_B,             SEL_DRIF0_1),
1133         PINMUX_IPSR_GPSR(IP11_27_24,    ADICHS2),
1134         PINMUX_IPSR_MSEL(IP11_27_24,    SCK5_B,                 SEL_SCIF5_1),
1135
1136         PINMUX_IPSR_GPSR(IP11_31_28,    RX0),
1137         PINMUX_IPSR_MSEL(IP11_31_28,    HRX1_B,                 SEL_HSCIF1_1),
1138         PINMUX_IPSR_MSEL(IP11_31_28,    TS_SCK0_C,              SEL_TSIF0_2),
1139         PINMUX_IPSR_MSEL(IP11_31_28,    STP_ISCLK_0_C,          SEL_SSP1_0_2),
1140         PINMUX_IPSR_MSEL(IP11_31_28,    RIF0_D0_B,              SEL_DRIF0_1),
1141
1142         /* IPSR12 */
1143         PINMUX_IPSR_GPSR(IP12_3_0,      TX0),
1144         PINMUX_IPSR_MSEL(IP12_3_0,      HTX1_B,                 SEL_HSCIF1_1),
1145         PINMUX_IPSR_MSEL(IP12_3_0,      TS_SPSYNC0_C,           SEL_TSIF0_2),
1146         PINMUX_IPSR_MSEL(IP12_3_0,      STP_ISSYNC_0_C,         SEL_SSP1_0_2),
1147         PINMUX_IPSR_MSEL(IP12_3_0,      RIF0_D1_B,              SEL_DRIF0_1),
1148
1149         PINMUX_IPSR_GPSR(IP12_7_4,      CTS0_N),
1150         PINMUX_IPSR_MSEL(IP12_7_4,      HCTS1_N_B,              SEL_HSCIF1_1),
1151         PINMUX_IPSR_MSEL(IP12_7_4,      MSIOF1_SYNC_B,          SEL_MSIOF1_1),
1152         PINMUX_IPSR_MSEL(IP12_7_4,      TS_SPSYNC1_C,           SEL_TSIF1_2),
1153         PINMUX_IPSR_MSEL(IP12_7_4,      STP_ISSYNC_1_C,         SEL_SSP1_1_2),
1154         PINMUX_IPSR_MSEL(IP12_7_4,      RIF1_SYNC_B,            SEL_DRIF1_1),
1155         PINMUX_IPSR_GPSR(IP12_7_4,      AUDIO_CLKOUT_C),
1156         PINMUX_IPSR_GPSR(IP12_7_4,      ADICS_SAMP),
1157
1158         PINMUX_IPSR_GPSR(IP12_11_8,     RTS0_N),
1159         PINMUX_IPSR_MSEL(IP12_11_8,     HRTS1_N_B,              SEL_HSCIF1_1),
1160         PINMUX_IPSR_MSEL(IP12_11_8,     MSIOF1_SS1_B,           SEL_MSIOF1_1),
1161         PINMUX_IPSR_MSEL(IP12_11_8,     AUDIO_CLKA_B,           SEL_ADG_A_1),
1162         PINMUX_IPSR_MSEL(IP12_11_8,     SCL2_A,                 SEL_I2C2_0),
1163         PINMUX_IPSR_MSEL(IP12_11_8,     STP_IVCXO27_1_C,        SEL_SSP1_1_2),
1164         PINMUX_IPSR_MSEL(IP12_11_8,     RIF0_SYNC_B,            SEL_DRIF0_1),
1165         PINMUX_IPSR_GPSR(IP12_11_8,     ADICHS1),
1166
1167         PINMUX_IPSR_MSEL(IP12_15_12,    RX1_A,                  SEL_SCIF1_0),
1168         PINMUX_IPSR_MSEL(IP12_15_12,    HRX1_A,                 SEL_HSCIF1_0),
1169         PINMUX_IPSR_MSEL(IP12_15_12,    TS_SDAT0_C,             SEL_TSIF0_2),
1170         PINMUX_IPSR_MSEL(IP12_15_12,    STP_ISD_0_C,            SEL_SSP1_0_2),
1171         PINMUX_IPSR_MSEL(IP12_15_12,    RIF1_CLK_C,             SEL_DRIF1_2),
1172
1173         PINMUX_IPSR_MSEL(IP12_19_16,    TX1_A,                  SEL_SCIF1_0),
1174         PINMUX_IPSR_MSEL(IP12_19_16,    HTX1_A,                 SEL_HSCIF1_0),
1175         PINMUX_IPSR_MSEL(IP12_19_16,    TS_SDEN0_C,             SEL_TSIF0_2),
1176         PINMUX_IPSR_MSEL(IP12_19_16,    STP_ISEN_0_C,           SEL_SSP1_0_2),
1177         PINMUX_IPSR_MSEL(IP12_19_16,    RIF1_D0_C,              SEL_DRIF1_2),
1178
1179         PINMUX_IPSR_GPSR(IP12_23_20,    CTS1_N),
1180         PINMUX_IPSR_MSEL(IP12_23_20,    HCTS1_N_A,              SEL_HSCIF1_0),
1181         PINMUX_IPSR_MSEL(IP12_23_20,    MSIOF1_RXD_B,           SEL_MSIOF1_1),
1182         PINMUX_IPSR_MSEL(IP12_23_20,    TS_SDEN1_C,             SEL_TSIF1_2),
1183         PINMUX_IPSR_MSEL(IP12_23_20,    STP_ISEN_1_C,           SEL_SSP1_1_2),
1184         PINMUX_IPSR_MSEL(IP12_23_20,    RIF1_D0_B,              SEL_DRIF1_1),
1185         PINMUX_IPSR_GPSR(IP12_23_20,    ADIDATA),
1186
1187         PINMUX_IPSR_GPSR(IP12_27_24,    RTS1_N),
1188         PINMUX_IPSR_MSEL(IP12_27_24,    HRTS1_N_A,              SEL_HSCIF1_0),
1189         PINMUX_IPSR_MSEL(IP12_27_24,    MSIOF1_TXD_B,           SEL_MSIOF1_1),
1190         PINMUX_IPSR_MSEL(IP12_27_24,    TS_SDAT1_C,             SEL_TSIF1_2),
1191         PINMUX_IPSR_MSEL(IP12_27_24,    STP_ISD_1_C,            SEL_SSP1_1_2),
1192         PINMUX_IPSR_MSEL(IP12_27_24,    RIF1_D1_B,              SEL_DRIF1_1),
1193         PINMUX_IPSR_GPSR(IP12_27_24,    ADICHS0),
1194
1195         PINMUX_IPSR_GPSR(IP12_31_28,    SCK2),
1196         PINMUX_IPSR_MSEL(IP12_31_28,    SCIF_CLK_B,             SEL_SCIF_1),
1197         PINMUX_IPSR_MSEL(IP12_31_28,    MSIOF1_SCK_B,           SEL_MSIOF1_1),
1198         PINMUX_IPSR_MSEL(IP12_31_28,    TS_SCK1_C,              SEL_TSIF1_2),
1199         PINMUX_IPSR_MSEL(IP12_31_28,    STP_ISCLK_1_C,          SEL_SSP1_1_2),
1200         PINMUX_IPSR_MSEL(IP12_31_28,    RIF1_CLK_B,             SEL_DRIF1_1),
1201         PINMUX_IPSR_GPSR(IP12_31_28,    ADICLK),
1202
1203         /* IPSR13 */
1204         PINMUX_IPSR_MSEL(IP13_3_0,      TX2_A,                  SEL_SCIF2_0),
1205         PINMUX_IPSR_MSEL(IP13_3_0,      SD2_CD_B,               SEL_SDHI2_1),
1206         PINMUX_IPSR_MSEL(IP13_3_0,      SCL1_A,                 SEL_I2C1_0),
1207         PINMUX_IPSR_MSEL(IP13_3_0,      FMCLK_A,                SEL_FM_0),
1208         PINMUX_IPSR_MSEL(IP13_3_0,      RIF1_D1_C,              SEL_DRIF1_2),
1209         PINMUX_IPSR_GPSR(IP13_3_0,      FSO_CFE_0_N),
1210
1211         PINMUX_IPSR_MSEL(IP13_7_4,      RX2_A,                  SEL_SCIF2_0),
1212         PINMUX_IPSR_MSEL(IP13_7_4,      SD2_WP_B,               SEL_SDHI2_1),
1213         PINMUX_IPSR_MSEL(IP13_7_4,      SDA1_A,                 SEL_I2C1_0),
1214         PINMUX_IPSR_MSEL(IP13_7_4,      FMIN_A,                 SEL_FM_0),
1215         PINMUX_IPSR_MSEL(IP13_7_4,      RIF1_SYNC_C,            SEL_DRIF1_2),
1216         PINMUX_IPSR_GPSR(IP13_7_4,      FSO_CFE_1_N),
1217
1218         PINMUX_IPSR_GPSR(IP13_11_8,     HSCK0),
1219         PINMUX_IPSR_MSEL(IP13_11_8,     MSIOF1_SCK_D,           SEL_MSIOF1_3),
1220         PINMUX_IPSR_MSEL(IP13_11_8,     AUDIO_CLKB_A,           SEL_ADG_B_0),
1221         PINMUX_IPSR_MSEL(IP13_11_8,     SSI_SDATA1_B,           SEL_SSI1_1),
1222         PINMUX_IPSR_MSEL(IP13_11_8,     TS_SCK0_D,              SEL_TSIF0_3),
1223         PINMUX_IPSR_MSEL(IP13_11_8,     STP_ISCLK_0_D,          SEL_SSP1_0_3),
1224         PINMUX_IPSR_MSEL(IP13_11_8,     RIF0_CLK_C,             SEL_DRIF0_2),
1225         PINMUX_IPSR_MSEL(IP13_11_8,     RX5_B,                  SEL_SCIF5_1),
1226
1227         PINMUX_IPSR_GPSR(IP13_15_12,    HRX0),
1228         PINMUX_IPSR_MSEL(IP13_15_12,    MSIOF1_RXD_D,           SEL_MSIOF1_3),
1229         PINMUX_IPSR_MSEL(IP13_15_12,    SSI_SDATA2_B,           SEL_SSI2_1),
1230         PINMUX_IPSR_MSEL(IP13_15_12,    TS_SDEN0_D,             SEL_TSIF0_3),
1231         PINMUX_IPSR_MSEL(IP13_15_12,    STP_ISEN_0_D,           SEL_SSP1_0_3),
1232         PINMUX_IPSR_MSEL(IP13_15_12,    RIF0_D0_C,              SEL_DRIF0_2),
1233
1234         PINMUX_IPSR_GPSR(IP13_19_16,    HTX0),
1235         PINMUX_IPSR_MSEL(IP13_19_16,    MSIOF1_TXD_D,           SEL_MSIOF1_3),
1236         PINMUX_IPSR_MSEL(IP13_19_16,    SSI_SDATA9_B,           SEL_SSI9_1),
1237         PINMUX_IPSR_MSEL(IP13_19_16,    TS_SDAT0_D,             SEL_TSIF0_3),
1238         PINMUX_IPSR_MSEL(IP13_19_16,    STP_ISD_0_D,            SEL_SSP1_0_3),
1239         PINMUX_IPSR_MSEL(IP13_19_16,    RIF0_D1_C,              SEL_DRIF0_2),
1240
1241         PINMUX_IPSR_GPSR(IP13_23_20,    HCTS0_N),
1242         PINMUX_IPSR_MSEL(IP13_23_20,    RX2_B,                  SEL_SCIF2_1),
1243         PINMUX_IPSR_MSEL(IP13_23_20,    MSIOF1_SYNC_D,          SEL_MSIOF1_3),
1244         PINMUX_IPSR_MSEL(IP13_23_20,    SSI_SCK9_A,             SEL_SSI9_0),
1245         PINMUX_IPSR_MSEL(IP13_23_20,    TS_SPSYNC0_D,           SEL_TSIF0_3),
1246         PINMUX_IPSR_MSEL(IP13_23_20,    STP_ISSYNC_0_D,         SEL_SSP1_0_3),
1247         PINMUX_IPSR_MSEL(IP13_23_20,    RIF0_SYNC_C,            SEL_DRIF0_2),
1248         PINMUX_IPSR_GPSR(IP13_23_20,    AUDIO_CLKOUT1_A),
1249
1250         PINMUX_IPSR_GPSR(IP13_27_24,    HRTS0_N),
1251         PINMUX_IPSR_MSEL(IP13_27_24,    TX2_B,                  SEL_SCIF2_1),
1252         PINMUX_IPSR_MSEL(IP13_27_24,    MSIOF1_SS1_D,           SEL_MSIOF1_3),
1253         PINMUX_IPSR_MSEL(IP13_27_24,    SSI_WS9_A,              SEL_SSI9_0),
1254         PINMUX_IPSR_MSEL(IP13_27_24,    STP_IVCXO27_0_D,        SEL_SSP1_0_3),
1255         PINMUX_IPSR_MSEL(IP13_27_24,    BPFCLK_A,               SEL_FM_0),
1256         PINMUX_IPSR_GPSR(IP13_27_24,    AUDIO_CLKOUT2_A),
1257
1258         PINMUX_IPSR_GPSR(IP13_31_28,    MSIOF0_SYNC),
1259         PINMUX_IPSR_GPSR(IP13_31_28,    AUDIO_CLKOUT_A),
1260         PINMUX_IPSR_MSEL(IP13_31_28,    TX5_B,                  SEL_SCIF5_1),
1261         PINMUX_IPSR_MSEL(IP13_31_28,    BPFCLK_D,               SEL_FM_3),
1262
1263         /* IPSR14 */
1264         PINMUX_IPSR_GPSR(IP14_3_0,      MSIOF0_SS1),
1265         PINMUX_IPSR_MSEL(IP14_3_0,      RX5_A,                  SEL_SCIF5_0),
1266         PINMUX_IPSR_GPSR(IP14_3_0,      NFWP_N_A),
1267         PINMUX_IPSR_MSEL(IP14_3_0,      AUDIO_CLKA_C,           SEL_ADG_A_2),
1268         PINMUX_IPSR_MSEL(IP14_3_0,      SSI_SCK2_A,             SEL_SSI2_0),
1269         PINMUX_IPSR_MSEL(IP14_3_0,      STP_IVCXO27_0_C,        SEL_SSP1_0_2),
1270         PINMUX_IPSR_GPSR(IP14_3_0,      AUDIO_CLKOUT3_A),
1271         PINMUX_IPSR_MSEL(IP14_3_0,      TCLK1_B,                SEL_TIMER_TMU1_1),
1272
1273         PINMUX_IPSR_GPSR(IP14_7_4,      MSIOF0_SS2),
1274         PINMUX_IPSR_MSEL(IP14_7_4,      TX5_A,                  SEL_SCIF5_0),
1275         PINMUX_IPSR_MSEL(IP14_7_4,      MSIOF1_SS2_D,           SEL_MSIOF1_3),
1276         PINMUX_IPSR_MSEL(IP14_7_4,      AUDIO_CLKC_A,           SEL_ADG_C_0),
1277         PINMUX_IPSR_MSEL(IP14_7_4,      SSI_WS2_A,              SEL_SSI2_0),
1278         PINMUX_IPSR_MSEL(IP14_7_4,      STP_OPWM_0_D,           SEL_SSP1_0_3),
1279         PINMUX_IPSR_GPSR(IP14_7_4,      AUDIO_CLKOUT_D),
1280         PINMUX_IPSR_MSEL(IP14_7_4,      SPEEDIN_B,              SEL_SPEED_PULSE_1),
1281
1282         PINMUX_IPSR_GPSR(IP14_11_8,     MLB_CLK),
1283         PINMUX_IPSR_MSEL(IP14_11_8,     MSIOF1_SCK_F,           SEL_MSIOF1_5),
1284         PINMUX_IPSR_MSEL(IP14_11_8,     SCL1_B,                 SEL_I2C1_1),
1285
1286         PINMUX_IPSR_GPSR(IP14_15_12,    MLB_SIG),
1287         PINMUX_IPSR_MSEL(IP14_15_12,    RX1_B,                  SEL_SCIF1_1),
1288         PINMUX_IPSR_MSEL(IP14_15_12,    MSIOF1_SYNC_F,          SEL_MSIOF1_5),
1289         PINMUX_IPSR_MSEL(IP14_15_12,    SDA1_B,                 SEL_I2C1_1),
1290
1291         PINMUX_IPSR_GPSR(IP14_19_16,    MLB_DAT),
1292         PINMUX_IPSR_MSEL(IP14_19_16,    TX1_B,                  SEL_SCIF1_1),
1293         PINMUX_IPSR_MSEL(IP14_19_16,    MSIOF1_RXD_F,           SEL_MSIOF1_5),
1294
1295         PINMUX_IPSR_GPSR(IP14_23_20,    SSI_SCK01239),
1296         PINMUX_IPSR_MSEL(IP14_23_20,    MSIOF1_TXD_F,           SEL_MSIOF1_5),
1297
1298         PINMUX_IPSR_GPSR(IP14_27_24,    SSI_WS01239),
1299         PINMUX_IPSR_MSEL(IP14_27_24,    MSIOF1_SS1_F,           SEL_MSIOF1_5),
1300
1301         PINMUX_IPSR_GPSR(IP14_31_28,    SSI_SDATA0),
1302         PINMUX_IPSR_MSEL(IP14_31_28,    MSIOF1_SS2_F,           SEL_MSIOF1_5),
1303
1304         /* IPSR15 */
1305         PINMUX_IPSR_MSEL(IP15_3_0,      SSI_SDATA1_A,           SEL_SSI1_0),
1306
1307         PINMUX_IPSR_MSEL(IP15_7_4,      SSI_SDATA2_A,           SEL_SSI2_0),
1308         PINMUX_IPSR_MSEL(IP15_7_4,      SSI_SCK1_B,             SEL_SSI1_1),
1309
1310         PINMUX_IPSR_GPSR(IP15_11_8,     SSI_SCK349),
1311         PINMUX_IPSR_MSEL(IP15_11_8,     MSIOF1_SS1_A,           SEL_MSIOF1_0),
1312         PINMUX_IPSR_MSEL(IP15_11_8,     STP_OPWM_0_A,           SEL_SSP1_0_0),
1313
1314         PINMUX_IPSR_GPSR(IP15_15_12,    SSI_WS349),
1315         PINMUX_IPSR_MSEL(IP15_15_12,    HCTS2_N_A,              SEL_HSCIF2_0),
1316         PINMUX_IPSR_MSEL(IP15_15_12,    MSIOF1_SS2_A,           SEL_MSIOF1_0),
1317         PINMUX_IPSR_MSEL(IP15_15_12,    STP_IVCXO27_0_A,        SEL_SSP1_0_0),
1318
1319         PINMUX_IPSR_GPSR(IP15_19_16,    SSI_SDATA3),
1320         PINMUX_IPSR_MSEL(IP15_19_16,    HRTS2_N_A,              SEL_HSCIF2_0),
1321         PINMUX_IPSR_MSEL(IP15_19_16,    MSIOF1_TXD_A,           SEL_MSIOF1_0),
1322         PINMUX_IPSR_MSEL(IP15_19_16,    TS_SCK0_A,              SEL_TSIF0_0),
1323         PINMUX_IPSR_MSEL(IP15_19_16,    STP_ISCLK_0_A,          SEL_SSP1_0_0),
1324         PINMUX_IPSR_MSEL(IP15_19_16,    RIF0_D1_A,              SEL_DRIF0_0),
1325         PINMUX_IPSR_MSEL(IP15_19_16,    RIF2_D0_A,              SEL_DRIF2_0),
1326
1327         PINMUX_IPSR_GPSR(IP15_23_20,    SSI_SCK4),
1328         PINMUX_IPSR_MSEL(IP15_23_20,    HRX2_A,                 SEL_HSCIF2_0),
1329         PINMUX_IPSR_MSEL(IP15_23_20,    MSIOF1_SCK_A,           SEL_MSIOF1_0),
1330         PINMUX_IPSR_MSEL(IP15_23_20,    TS_SDAT0_A,             SEL_TSIF0_0),
1331         PINMUX_IPSR_MSEL(IP15_23_20,    STP_ISD_0_A,            SEL_SSP1_0_0),
1332         PINMUX_IPSR_MSEL(IP15_23_20,    RIF0_CLK_A,             SEL_DRIF0_0),
1333         PINMUX_IPSR_MSEL(IP15_23_20,    RIF2_CLK_A,             SEL_DRIF2_0),
1334
1335         PINMUX_IPSR_GPSR(IP15_27_24,    SSI_WS4),
1336         PINMUX_IPSR_MSEL(IP15_27_24,    HTX2_A,                 SEL_HSCIF2_0),
1337         PINMUX_IPSR_MSEL(IP15_27_24,    MSIOF1_SYNC_A,          SEL_MSIOF1_0),
1338         PINMUX_IPSR_MSEL(IP15_27_24,    TS_SDEN0_A,             SEL_TSIF0_0),
1339         PINMUX_IPSR_MSEL(IP15_27_24,    STP_ISEN_0_A,           SEL_SSP1_0_0),
1340         PINMUX_IPSR_MSEL(IP15_27_24,    RIF0_SYNC_A,            SEL_DRIF0_0),
1341         PINMUX_IPSR_MSEL(IP15_27_24,    RIF2_SYNC_A,            SEL_DRIF2_0),
1342
1343         PINMUX_IPSR_GPSR(IP15_31_28,    SSI_SDATA4),
1344         PINMUX_IPSR_MSEL(IP15_31_28,    HSCK2_A,                SEL_HSCIF2_0),
1345         PINMUX_IPSR_MSEL(IP15_31_28,    MSIOF1_RXD_A,           SEL_MSIOF1_0),
1346         PINMUX_IPSR_MSEL(IP15_31_28,    TS_SPSYNC0_A,           SEL_TSIF0_0),
1347         PINMUX_IPSR_MSEL(IP15_31_28,    STP_ISSYNC_0_A,         SEL_SSP1_0_0),
1348         PINMUX_IPSR_MSEL(IP15_31_28,    RIF0_D0_A,              SEL_DRIF0_0),
1349         PINMUX_IPSR_MSEL(IP15_31_28,    RIF2_D1_A,              SEL_DRIF2_0),
1350
1351         /* IPSR16 */
1352         PINMUX_IPSR_GPSR(IP16_3_0,      SSI_SCK6),
1353         PINMUX_IPSR_GPSR(IP16_3_0,      USB2_PWEN),
1354         PINMUX_IPSR_MSEL(IP16_3_0,      SIM0_RST_D,             SEL_SIMCARD_3),
1355
1356         PINMUX_IPSR_GPSR(IP16_7_4,      SSI_WS6),
1357         PINMUX_IPSR_GPSR(IP16_7_4,      USB2_OVC),
1358         PINMUX_IPSR_MSEL(IP16_7_4,      SIM0_D_D,               SEL_SIMCARD_3),
1359
1360         PINMUX_IPSR_GPSR(IP16_11_8,     SSI_SDATA6),
1361         PINMUX_IPSR_MSEL(IP16_11_8,     SIM0_CLK_D,             SEL_SIMCARD_3),
1362         PINMUX_IPSR_GPSR(IP16_11_8,     SATA_DEVSLP_A),
1363
1364         PINMUX_IPSR_GPSR(IP16_15_12,    SSI_SCK78),
1365         PINMUX_IPSR_MSEL(IP16_15_12,    HRX2_B,                 SEL_HSCIF2_1),
1366         PINMUX_IPSR_MSEL(IP16_15_12,    MSIOF1_SCK_C,           SEL_MSIOF1_2),
1367         PINMUX_IPSR_MSEL(IP16_15_12,    TS_SCK1_A,              SEL_TSIF1_0),
1368         PINMUX_IPSR_MSEL(IP16_15_12,    STP_ISCLK_1_A,          SEL_SSP1_1_0),
1369         PINMUX_IPSR_MSEL(IP16_15_12,    RIF1_CLK_A,             SEL_DRIF1_0),
1370         PINMUX_IPSR_MSEL(IP16_15_12,    RIF3_CLK_A,             SEL_DRIF3_0),
1371
1372         PINMUX_IPSR_GPSR(IP16_19_16,    SSI_WS78),
1373         PINMUX_IPSR_MSEL(IP16_19_16,    HTX2_B,                 SEL_HSCIF2_1),
1374         PINMUX_IPSR_MSEL(IP16_19_16,    MSIOF1_SYNC_C,          SEL_MSIOF1_2),
1375         PINMUX_IPSR_MSEL(IP16_19_16,    TS_SDAT1_A,             SEL_TSIF1_0),
1376         PINMUX_IPSR_MSEL(IP16_19_16,    STP_ISD_1_A,            SEL_SSP1_1_0),
1377         PINMUX_IPSR_MSEL(IP16_19_16,    RIF1_SYNC_A,            SEL_DRIF1_0),
1378         PINMUX_IPSR_MSEL(IP16_19_16,    RIF3_SYNC_A,            SEL_DRIF3_0),
1379
1380         PINMUX_IPSR_GPSR(IP16_23_20,    SSI_SDATA7),
1381         PINMUX_IPSR_MSEL(IP16_23_20,    HCTS2_N_B,              SEL_HSCIF2_1),
1382         PINMUX_IPSR_MSEL(IP16_23_20,    MSIOF1_RXD_C,           SEL_MSIOF1_2),
1383         PINMUX_IPSR_MSEL(IP16_23_20,    TS_SDEN1_A,             SEL_TSIF1_0),
1384         PINMUX_IPSR_MSEL(IP16_23_20,    STP_ISEN_1_A,           SEL_SSP1_1_0),
1385         PINMUX_IPSR_MSEL(IP16_23_20,    RIF1_D0_A,              SEL_DRIF1_0),
1386         PINMUX_IPSR_MSEL(IP16_23_20,    RIF3_D0_A,              SEL_DRIF3_0),
1387         PINMUX_IPSR_MSEL(IP16_23_20,    TCLK2_A,                SEL_TIMER_TMU2_0),
1388
1389         PINMUX_IPSR_GPSR(IP16_27_24,    SSI_SDATA8),
1390         PINMUX_IPSR_MSEL(IP16_27_24,    HRTS2_N_B,              SEL_HSCIF2_1),
1391         PINMUX_IPSR_MSEL(IP16_27_24,    MSIOF1_TXD_C,           SEL_MSIOF1_2),
1392         PINMUX_IPSR_MSEL(IP16_27_24,    TS_SPSYNC1_A,           SEL_TSIF1_0),
1393         PINMUX_IPSR_MSEL(IP16_27_24,    STP_ISSYNC_1_A,         SEL_SSP1_1_0),
1394         PINMUX_IPSR_MSEL(IP16_27_24,    RIF1_D1_A,              SEL_DRIF1_0),
1395         PINMUX_IPSR_MSEL(IP16_27_24,    RIF3_D1_A,              SEL_DRIF3_0),
1396
1397         PINMUX_IPSR_MSEL(IP16_31_28,    SSI_SDATA9_A,           SEL_SSI9_0),
1398         PINMUX_IPSR_MSEL(IP16_31_28,    HSCK2_B,                SEL_HSCIF2_1),
1399         PINMUX_IPSR_MSEL(IP16_31_28,    MSIOF1_SS1_C,           SEL_MSIOF1_2),
1400         PINMUX_IPSR_MSEL(IP16_31_28,    HSCK1_A,                SEL_HSCIF1_0),
1401         PINMUX_IPSR_MSEL(IP16_31_28,    SSI_WS1_B,              SEL_SSI1_1),
1402         PINMUX_IPSR_GPSR(IP16_31_28,    SCK1),
1403         PINMUX_IPSR_MSEL(IP16_31_28,    STP_IVCXO27_1_A,        SEL_SSP1_1_0),
1404         PINMUX_IPSR_MSEL(IP16_31_28,    SCK5_A,                 SEL_SCIF5_0),
1405
1406         /* IPSR17 */
1407         PINMUX_IPSR_MSEL(IP17_3_0,      AUDIO_CLKA_A,           SEL_ADG_A_0),
1408         PINMUX_IPSR_GPSR(IP17_3_0,      CC5_OSCOUT),
1409
1410         PINMUX_IPSR_MSEL(IP17_7_4,      AUDIO_CLKB_B,           SEL_ADG_B_1),
1411         PINMUX_IPSR_MSEL(IP17_7_4,      SCIF_CLK_A,             SEL_SCIF_0),
1412         PINMUX_IPSR_MSEL(IP17_7_4,      STP_IVCXO27_1_D,        SEL_SSP1_1_3),
1413         PINMUX_IPSR_MSEL(IP17_7_4,      REMOCON_A,              SEL_REMOCON_0),
1414         PINMUX_IPSR_MSEL(IP17_7_4,      TCLK1_A,                SEL_TIMER_TMU1_0),
1415
1416         PINMUX_IPSR_GPSR(IP17_11_8,     USB0_PWEN),
1417         PINMUX_IPSR_MSEL(IP17_11_8,     SIM0_RST_C,             SEL_SIMCARD_2),
1418         PINMUX_IPSR_MSEL(IP17_11_8,     TS_SCK1_D,              SEL_TSIF1_3),
1419         PINMUX_IPSR_MSEL(IP17_11_8,     STP_ISCLK_1_D,          SEL_SSP1_1_3),
1420         PINMUX_IPSR_MSEL(IP17_11_8,     BPFCLK_B,               SEL_FM_1),
1421         PINMUX_IPSR_MSEL(IP17_11_8,     RIF3_CLK_B,             SEL_DRIF3_1),
1422         PINMUX_IPSR_MSEL(IP17_11_8,     HSCK2_C,                SEL_HSCIF2_2),
1423
1424         PINMUX_IPSR_GPSR(IP17_15_12,    USB0_OVC),
1425         PINMUX_IPSR_MSEL(IP17_15_12,    SIM0_D_C,               SEL_SIMCARD_2),
1426         PINMUX_IPSR_MSEL(IP17_15_12,    TS_SDAT1_D,             SEL_TSIF1_3),
1427         PINMUX_IPSR_MSEL(IP17_15_12,    STP_ISD_1_D,            SEL_SSP1_1_3),
1428         PINMUX_IPSR_MSEL(IP17_15_12,    RIF3_SYNC_B,            SEL_DRIF3_1),
1429         PINMUX_IPSR_MSEL(IP17_15_12,    HRX2_C,                 SEL_HSCIF2_2),
1430
1431         PINMUX_IPSR_GPSR(IP17_19_16,    USB1_PWEN),
1432         PINMUX_IPSR_MSEL(IP17_19_16,    SIM0_CLK_C,             SEL_SIMCARD_2),
1433         PINMUX_IPSR_MSEL(IP17_19_16,    SSI_SCK1_A,             SEL_SSI1_0),
1434         PINMUX_IPSR_MSEL(IP17_19_16,    TS_SCK0_E,              SEL_TSIF0_4),
1435         PINMUX_IPSR_MSEL(IP17_19_16,    STP_ISCLK_0_E,          SEL_SSP1_0_4),
1436         PINMUX_IPSR_MSEL(IP17_19_16,    FMCLK_B,                SEL_FM_1),
1437         PINMUX_IPSR_MSEL(IP17_19_16,    RIF2_CLK_B,             SEL_DRIF2_1),
1438         PINMUX_IPSR_MSEL(IP17_19_16,    SPEEDIN_A,              SEL_SPEED_PULSE_0),
1439         PINMUX_IPSR_MSEL(IP17_19_16,    HTX2_C,                 SEL_HSCIF2_2),
1440
1441         PINMUX_IPSR_GPSR(IP17_23_20,    USB1_OVC),
1442         PINMUX_IPSR_MSEL(IP17_23_20,    MSIOF1_SS2_C,           SEL_MSIOF1_2),
1443         PINMUX_IPSR_MSEL(IP17_23_20,    SSI_WS1_A,              SEL_SSI1_0),
1444         PINMUX_IPSR_MSEL(IP17_23_20,    TS_SDAT0_E,             SEL_TSIF0_4),
1445         PINMUX_IPSR_MSEL(IP17_23_20,    STP_ISD_0_E,            SEL_SSP1_0_4),
1446         PINMUX_IPSR_MSEL(IP17_23_20,    FMIN_B,                 SEL_FM_1),
1447         PINMUX_IPSR_MSEL(IP17_23_20,    RIF2_SYNC_B,            SEL_DRIF2_1),
1448         PINMUX_IPSR_MSEL(IP17_23_20,    REMOCON_B,              SEL_REMOCON_1),
1449         PINMUX_IPSR_MSEL(IP17_23_20,    HCTS2_N_C,              SEL_HSCIF2_2),
1450
1451         PINMUX_IPSR_GPSR(IP17_27_24,    USB30_PWEN),
1452         PINMUX_IPSR_GPSR(IP17_27_24,    AUDIO_CLKOUT_B),
1453         PINMUX_IPSR_MSEL(IP17_27_24,    SSI_SCK2_B,             SEL_SSI2_1),
1454         PINMUX_IPSR_MSEL(IP17_27_24,    TS_SDEN1_D,             SEL_TSIF1_3),
1455         PINMUX_IPSR_MSEL(IP17_27_24,    STP_ISEN_1_D,           SEL_SSP1_1_3),
1456         PINMUX_IPSR_MSEL(IP17_27_24,    STP_OPWM_0_E,           SEL_SSP1_0_4),
1457         PINMUX_IPSR_MSEL(IP17_27_24,    RIF3_D0_B,              SEL_DRIF3_1),
1458         PINMUX_IPSR_MSEL(IP17_27_24,    TCLK2_B,                SEL_TIMER_TMU2_1),
1459         PINMUX_IPSR_GPSR(IP17_27_24,    TPU0TO0),
1460         PINMUX_IPSR_MSEL(IP17_27_24,    BPFCLK_C,               SEL_FM_2),
1461         PINMUX_IPSR_MSEL(IP17_27_24,    HRTS2_N_C,              SEL_HSCIF2_2),
1462
1463         PINMUX_IPSR_GPSR(IP17_31_28,    USB30_OVC),
1464         PINMUX_IPSR_GPSR(IP17_31_28,    AUDIO_CLKOUT1_B),
1465         PINMUX_IPSR_MSEL(IP17_31_28,    SSI_WS2_B,              SEL_SSI2_1),
1466         PINMUX_IPSR_MSEL(IP17_31_28,    TS_SPSYNC1_D,           SEL_TSIF1_3),
1467         PINMUX_IPSR_MSEL(IP17_31_28,    STP_ISSYNC_1_D,         SEL_SSP1_1_3),
1468         PINMUX_IPSR_MSEL(IP17_31_28,    STP_IVCXO27_0_E,        SEL_SSP1_0_4),
1469         PINMUX_IPSR_MSEL(IP17_31_28,    RIF3_D1_B,              SEL_DRIF3_1),
1470         PINMUX_IPSR_GPSR(IP17_31_28,    FSO_TOE_N),
1471         PINMUX_IPSR_GPSR(IP17_31_28,    TPU0TO1),
1472
1473         /* IPSR18 */
1474         PINMUX_IPSR_GPSR(IP18_3_0,      USB2_CH3_PWEN),
1475         PINMUX_IPSR_GPSR(IP18_3_0,      AUDIO_CLKOUT2_B),
1476         PINMUX_IPSR_MSEL(IP18_3_0,      SSI_SCK9_B,             SEL_SSI9_1),
1477         PINMUX_IPSR_MSEL(IP18_3_0,      TS_SDEN0_E,             SEL_TSIF0_4),
1478         PINMUX_IPSR_MSEL(IP18_3_0,      STP_ISEN_0_E,           SEL_SSP1_0_4),
1479         PINMUX_IPSR_MSEL(IP18_3_0,      RIF2_D0_B,              SEL_DRIF2_1),
1480         PINMUX_IPSR_GPSR(IP18_3_0,      TPU0TO2),
1481         PINMUX_IPSR_MSEL(IP18_3_0,      FMCLK_C,                SEL_FM_2),
1482         PINMUX_IPSR_MSEL(IP18_3_0,      FMCLK_D,                SEL_FM_3),
1483
1484         PINMUX_IPSR_GPSR(IP18_7_4,      USB2_CH3_OVC),
1485         PINMUX_IPSR_GPSR(IP18_7_4,      AUDIO_CLKOUT3_B),
1486         PINMUX_IPSR_MSEL(IP18_7_4,      SSI_WS9_B,              SEL_SSI9_1),
1487         PINMUX_IPSR_MSEL(IP18_7_4,      TS_SPSYNC0_E,           SEL_TSIF0_4),
1488         PINMUX_IPSR_MSEL(IP18_7_4,      STP_ISSYNC_0_E,         SEL_SSP1_0_4),
1489         PINMUX_IPSR_MSEL(IP18_7_4,      RIF2_D1_B,              SEL_DRIF2_1),
1490         PINMUX_IPSR_GPSR(IP18_7_4,      TPU0TO3),
1491         PINMUX_IPSR_MSEL(IP18_7_4,      FMIN_C,                 SEL_FM_2),
1492         PINMUX_IPSR_MSEL(IP18_7_4,      FMIN_D,                 SEL_FM_3),
1493
1494 /*
1495  * Static pins can not be muxed between different functions but
1496  * still needs a mark entry in the pinmux list. Add each static
1497  * pin to the list without an associated function. The sh-pfc
1498  * core will do the right thing and skip trying to mux then pin
1499  * while still applying configuration to it
1500  */
1501 #define FM(x)   PINMUX_DATA(x##_MARK, 0),
1502         PINMUX_STATIC
1503 #undef FM
1504 };
1505
1506 /*
1507  * R8A7795 has 8 banks with 32 GPIOs in each => 256 GPIOs.
1508  * Physical layout rows: A - AW, cols: 1 - 39.
1509  */
1510 #define ROW_GROUP_A(r) ('Z' - 'A' + 1 + (r))
1511 #define PIN_NUMBER(r, c) (((r) - 'A') * 39 + (c) + 300)
1512 #define PIN_A_NUMBER(r, c) PIN_NUMBER(ROW_GROUP_A(r), c)
1513 #define PIN_NONE U16_MAX
1514
1515 static const struct sh_pfc_pin pinmux_pins[] = {
1516         PINMUX_GPIO_GP_ALL(),
1517
1518         /*
1519          * Pins not associated with a GPIO port.
1520          *
1521          * The pin positions are different between different r8a7795
1522          * packages, all that is needed for the pfc driver is a unique
1523          * number for each pin. To this end use the pin layout from
1524          * R-Car H3SiP to calculate a unique number for each pin.
1525          */
1526         SH_PFC_PIN_NAMED_CFG('A',  8, AVB_TX_CTL, CFG_FLAGS),
1527         SH_PFC_PIN_NAMED_CFG('A',  9, AVB_MDIO, CFG_FLAGS),
1528         SH_PFC_PIN_NAMED_CFG('A', 12, AVB_TXCREFCLK, CFG_FLAGS),
1529         SH_PFC_PIN_NAMED_CFG('A', 13, AVB_RD0, CFG_FLAGS),
1530         SH_PFC_PIN_NAMED_CFG('A', 14, AVB_RD2, CFG_FLAGS),
1531         SH_PFC_PIN_NAMED_CFG('A', 16, AVB_RX_CTL, CFG_FLAGS),
1532         SH_PFC_PIN_NAMED_CFG('A', 17, AVB_TD2, CFG_FLAGS),
1533         SH_PFC_PIN_NAMED_CFG('A', 18, AVB_TD0, CFG_FLAGS),
1534         SH_PFC_PIN_NAMED_CFG('A', 19, AVB_TXC, CFG_FLAGS),
1535         SH_PFC_PIN_NAMED_CFG('B', 13, AVB_RD1, CFG_FLAGS),
1536         SH_PFC_PIN_NAMED_CFG('B', 14, AVB_RD3, CFG_FLAGS),
1537         SH_PFC_PIN_NAMED_CFG('B', 17, AVB_TD3, CFG_FLAGS),
1538         SH_PFC_PIN_NAMED_CFG('B', 18, AVB_TD1, CFG_FLAGS),
1539         SH_PFC_PIN_NAMED_CFG('B', 19, AVB_RXC, CFG_FLAGS),
1540         SH_PFC_PIN_NAMED_CFG('C',  1, PRESETOUT#, CFG_FLAGS),
1541         SH_PFC_PIN_NAMED_CFG('H', 37, MLB_REF, CFG_FLAGS),
1542         SH_PFC_PIN_NAMED_CFG('V',  3, QSPI1_SPCLK, CFG_FLAGS),
1543         SH_PFC_PIN_NAMED_CFG('V',  5, QSPI1_SSL, CFG_FLAGS),
1544         SH_PFC_PIN_NAMED_CFG('V',  6, RPC_WP#, CFG_FLAGS),
1545         SH_PFC_PIN_NAMED_CFG('V',  7, RPC_RESET#, CFG_FLAGS),
1546         SH_PFC_PIN_NAMED_CFG('W',  3, QSPI0_SPCLK, CFG_FLAGS),
1547         SH_PFC_PIN_NAMED_CFG('Y',  3, QSPI0_SSL, CFG_FLAGS),
1548         SH_PFC_PIN_NAMED_CFG('Y',  6, QSPI0_IO2, CFG_FLAGS),
1549         SH_PFC_PIN_NAMED_CFG('Y',  7, RPC_INT#, CFG_FLAGS),
1550         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('B'),  4, QSPI0_MISO_IO1, CFG_FLAGS),
1551         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('B'),  6, QSPI0_IO3, CFG_FLAGS),
1552         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('C'),  3, QSPI1_IO3, CFG_FLAGS),
1553         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('C'),  5, QSPI0_MOSI_IO0, CFG_FLAGS),
1554         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('C'),  7, QSPI1_MOSI_IO0, CFG_FLAGS),
1555         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('D'), 38, FSCLKST#, CFG_FLAGS),
1556         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('D'), 39, EXTALR, SH_PFC_PIN_CFG_PULL_UP | SH_PFC_PIN_CFG_PULL_DOWN),
1557         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('E'),  4, QSPI1_IO2, CFG_FLAGS),
1558         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('E'),  5, QSPI1_MISO_IO1, CFG_FLAGS),
1559         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('P'),  7, DU_DOTCLKIN0, CFG_FLAGS),
1560         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('P'),  8, DU_DOTCLKIN1, CFG_FLAGS),
1561         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('R'),  7, DU_DOTCLKIN2, CFG_FLAGS),
1562         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('R'),  8, DU_DOTCLKIN3, CFG_FLAGS),
1563         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('R'), 26, TRST#, SH_PFC_PIN_CFG_PULL_UP | SH_PFC_PIN_CFG_PULL_DOWN),
1564         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('R'), 29, TDI, SH_PFC_PIN_CFG_PULL_UP | SH_PFC_PIN_CFG_PULL_DOWN),
1565         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('R'), 30, TMS, CFG_FLAGS),
1566         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('T'), 27, TCK, SH_PFC_PIN_CFG_PULL_UP | SH_PFC_PIN_CFG_PULL_DOWN),
1567         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('T'), 28, TDO, SH_PFC_PIN_CFG_DRIVE_STRENGTH),
1568         SH_PFC_PIN_NAMED_CFG(ROW_GROUP_A('T'), 30, ASEBRK, CFG_FLAGS),
1569 };
1570
1571 /* - AUDIO CLOCK ------------------------------------------------------------ */
1572 static const unsigned int audio_clk_a_a_pins[] = {
1573         /* CLK A */
1574         RCAR_GP_PIN(6, 22),
1575 };
1576 static const unsigned int audio_clk_a_a_mux[] = {
1577         AUDIO_CLKA_A_MARK,
1578 };
1579 static const unsigned int audio_clk_a_b_pins[] = {
1580         /* CLK A */
1581         RCAR_GP_PIN(5, 4),
1582 };
1583 static const unsigned int audio_clk_a_b_mux[] = {
1584         AUDIO_CLKA_B_MARK,
1585 };
1586 static const unsigned int audio_clk_a_c_pins[] = {
1587         /* CLK A */
1588         RCAR_GP_PIN(5, 19),
1589 };
1590 static const unsigned int audio_clk_a_c_mux[] = {
1591         AUDIO_CLKA_C_MARK,
1592 };
1593 static const unsigned int audio_clk_b_a_pins[] = {
1594         /* CLK B */
1595         RCAR_GP_PIN(5, 12),
1596 };
1597 static const unsigned int audio_clk_b_a_mux[] = {
1598         AUDIO_CLKB_A_MARK,
1599 };
1600 static const unsigned int audio_clk_b_b_pins[] = {
1601         /* CLK B */
1602         RCAR_GP_PIN(6, 23),
1603 };
1604 static const unsigned int audio_clk_b_b_mux[] = {
1605         AUDIO_CLKB_B_MARK,
1606 };
1607 static const unsigned int audio_clk_c_a_pins[] = {
1608         /* CLK C */
1609         RCAR_GP_PIN(5, 21),
1610 };
1611 static const unsigned int audio_clk_c_a_mux[] = {
1612         AUDIO_CLKC_A_MARK,
1613 };
1614 static const unsigned int audio_clk_c_b_pins[] = {
1615         /* CLK C */
1616         RCAR_GP_PIN(5, 0),
1617 };
1618 static const unsigned int audio_clk_c_b_mux[] = {
1619         AUDIO_CLKC_B_MARK,
1620 };
1621 static const unsigned int audio_clkout_a_pins[] = {
1622         /* CLKOUT */
1623         RCAR_GP_PIN(5, 18),
1624 };
1625 static const unsigned int audio_clkout_a_mux[] = {
1626         AUDIO_CLKOUT_A_MARK,
1627 };
1628 static const unsigned int audio_clkout_b_pins[] = {
1629         /* CLKOUT */
1630         RCAR_GP_PIN(6, 28),
1631 };
1632 static const unsigned int audio_clkout_b_mux[] = {
1633         AUDIO_CLKOUT_B_MARK,
1634 };
1635 static const unsigned int audio_clkout_c_pins[] = {
1636         /* CLKOUT */
1637         RCAR_GP_PIN(5, 3),
1638 };
1639 static const unsigned int audio_clkout_c_mux[] = {
1640         AUDIO_CLKOUT_C_MARK,
1641 };
1642 static const unsigned int audio_clkout_d_pins[] = {
1643         /* CLKOUT */
1644         RCAR_GP_PIN(5, 21),
1645 };
1646 static const unsigned int audio_clkout_d_mux[] = {
1647         AUDIO_CLKOUT_D_MARK,
1648 };
1649 static const unsigned int audio_clkout1_a_pins[] = {
1650         /* CLKOUT1 */
1651         RCAR_GP_PIN(5, 15),
1652 };
1653 static const unsigned int audio_clkout1_a_mux[] = {
1654         AUDIO_CLKOUT1_A_MARK,
1655 };
1656 static const unsigned int audio_clkout1_b_pins[] = {
1657         /* CLKOUT1 */
1658         RCAR_GP_PIN(6, 29),
1659 };
1660 static const unsigned int audio_clkout1_b_mux[] = {
1661         AUDIO_CLKOUT1_B_MARK,
1662 };
1663 static const unsigned int audio_clkout2_a_pins[] = {
1664         /* CLKOUT2 */
1665         RCAR_GP_PIN(5, 16),
1666 };
1667 static const unsigned int audio_clkout2_a_mux[] = {
1668         AUDIO_CLKOUT2_A_MARK,
1669 };
1670 static const unsigned int audio_clkout2_b_pins[] = {
1671         /* CLKOUT2 */
1672         RCAR_GP_PIN(6, 30),
1673 };
1674 static const unsigned int audio_clkout2_b_mux[] = {
1675         AUDIO_CLKOUT2_B_MARK,
1676 };
1677 static const unsigned int audio_clkout3_a_pins[] = {
1678         /* CLKOUT3 */
1679         RCAR_GP_PIN(5, 19),
1680 };
1681 static const unsigned int audio_clkout3_a_mux[] = {
1682         AUDIO_CLKOUT3_A_MARK,
1683 };
1684 static const unsigned int audio_clkout3_b_pins[] = {
1685         /* CLKOUT3 */
1686         RCAR_GP_PIN(6, 31),
1687 };
1688 static const unsigned int audio_clkout3_b_mux[] = {
1689         AUDIO_CLKOUT3_B_MARK,
1690 };
1691
1692 /* - EtherAVB --------------------------------------------------------------- */
1693 static const unsigned int avb_link_pins[] = {
1694         /* AVB_LINK */
1695         RCAR_GP_PIN(2, 12),
1696 };
1697 static const unsigned int avb_link_mux[] = {
1698         AVB_LINK_MARK,
1699 };
1700 static const unsigned int avb_magic_pins[] = {
1701         /* AVB_MAGIC_ */
1702         RCAR_GP_PIN(2, 10),
1703 };
1704 static const unsigned int avb_magic_mux[] = {
1705         AVB_MAGIC_MARK,
1706 };
1707 static const unsigned int avb_phy_int_pins[] = {
1708         /* AVB_PHY_INT */
1709         RCAR_GP_PIN(2, 11),
1710 };
1711 static const unsigned int avb_phy_int_mux[] = {
1712         AVB_PHY_INT_MARK,
1713 };
1714 static const unsigned int avb_mdio_pins[] = {
1715         /* AVB_MDC, AVB_MDIO */
1716         RCAR_GP_PIN(2, 9), PIN_NUMBER('A', 9),
1717 };
1718 static const unsigned int avb_mdio_mux[] = {
1719         AVB_MDC_MARK, AVB_MDIO_MARK,
1720 };
1721 static const unsigned int avb_mii_pins[] = {
1722         /*
1723          * AVB_TX_CTL, AVB_TXC, AVB_TD0,
1724          * AVB_TD1, AVB_TD2, AVB_TD3,
1725          * AVB_RX_CTL, AVB_RXC, AVB_RD0,
1726          * AVB_RD1, AVB_RD2, AVB_RD3,
1727          * AVB_TXCREFCLK
1728          */
1729         PIN_NUMBER('A', 8), PIN_NUMBER('A', 19), PIN_NUMBER('A', 18),
1730         PIN_NUMBER('B', 18), PIN_NUMBER('A', 17), PIN_NUMBER('B', 17),
1731         PIN_NUMBER('A', 16), PIN_NUMBER('B', 19), PIN_NUMBER('A', 13),
1732         PIN_NUMBER('B', 13), PIN_NUMBER('A', 14), PIN_NUMBER('B', 14),
1733         PIN_NUMBER('A', 12),
1734
1735 };
1736 static const unsigned int avb_mii_mux[] = {
1737         AVB_TX_CTL_MARK, AVB_TXC_MARK, AVB_TD0_MARK,
1738         AVB_TD1_MARK, AVB_TD2_MARK, AVB_TD3_MARK,
1739         AVB_RX_CTL_MARK, AVB_RXC_MARK, AVB_RD0_MARK,
1740         AVB_RD1_MARK, AVB_RD2_MARK, AVB_RD3_MARK,
1741         AVB_TXCREFCLK_MARK,
1742 };
1743 static const unsigned int avb_avtp_pps_pins[] = {
1744         /* AVB_AVTP_PPS */
1745         RCAR_GP_PIN(2, 6),
1746 };
1747 static const unsigned int avb_avtp_pps_mux[] = {
1748         AVB_AVTP_PPS_MARK,
1749 };
1750 static const unsigned int avb_avtp_match_a_pins[] = {
1751         /* AVB_AVTP_MATCH_A */
1752         RCAR_GP_PIN(2, 13),
1753 };
1754 static const unsigned int avb_avtp_match_a_mux[] = {
1755         AVB_AVTP_MATCH_A_MARK,
1756 };
1757 static const unsigned int avb_avtp_capture_a_pins[] = {
1758         /* AVB_AVTP_CAPTURE_A */
1759         RCAR_GP_PIN(2, 14),
1760 };
1761 static const unsigned int avb_avtp_capture_a_mux[] = {
1762         AVB_AVTP_CAPTURE_A_MARK,
1763 };
1764 static const unsigned int avb_avtp_match_b_pins[] = {
1765         /*  AVB_AVTP_MATCH_B */
1766         RCAR_GP_PIN(1, 8),
1767 };
1768 static const unsigned int avb_avtp_match_b_mux[] = {
1769         AVB_AVTP_MATCH_B_MARK,
1770 };
1771 static const unsigned int avb_avtp_capture_b_pins[] = {
1772         /* AVB_AVTP_CAPTURE_B */
1773         RCAR_GP_PIN(1, 11),
1774 };
1775 static const unsigned int avb_avtp_capture_b_mux[] = {
1776         AVB_AVTP_CAPTURE_B_MARK,
1777 };
1778
1779 /* - CAN ------------------------------------------------------------------ */
1780 static const unsigned int can0_data_a_pins[] = {
1781         /* TX, RX */
1782         RCAR_GP_PIN(1, 23),     RCAR_GP_PIN(1, 24),
1783 };
1784 static const unsigned int can0_data_a_mux[] = {
1785         CAN0_TX_A_MARK,         CAN0_RX_A_MARK,
1786 };
1787 static const unsigned int can0_data_b_pins[] = {
1788         /* TX, RX */
1789         RCAR_GP_PIN(2, 0),      RCAR_GP_PIN(2, 1),
1790 };
1791 static const unsigned int can0_data_b_mux[] = {
1792         CAN0_TX_B_MARK,         CAN0_RX_B_MARK,
1793 };
1794 static const unsigned int can1_data_pins[] = {
1795         /* TX, RX */
1796         RCAR_GP_PIN(1, 22),     RCAR_GP_PIN(1, 26),
1797 };
1798 static const unsigned int can1_data_mux[] = {
1799         CAN1_TX_MARK,           CAN1_RX_MARK,
1800 };
1801
1802 /* - CAN Clock -------------------------------------------------------------- */
1803 static const unsigned int can_clk_pins[] = {
1804         /* CLK */
1805         RCAR_GP_PIN(1, 25),
1806 };
1807 static const unsigned int can_clk_mux[] = {
1808         CAN_CLK_MARK,
1809 };
1810
1811 /* - CAN FD --------------------------------------------------------------- */
1812 static const unsigned int canfd0_data_a_pins[] = {
1813         /* TX, RX */
1814         RCAR_GP_PIN(1, 23),     RCAR_GP_PIN(1, 24),
1815 };
1816 static const unsigned int canfd0_data_a_mux[] = {
1817         CANFD0_TX_A_MARK,       CANFD0_RX_A_MARK,
1818 };
1819 static const unsigned int canfd0_data_b_pins[] = {
1820         /* TX, RX */
1821         RCAR_GP_PIN(2, 0),      RCAR_GP_PIN(2, 1),
1822 };
1823 static const unsigned int canfd0_data_b_mux[] = {
1824         CANFD0_TX_B_MARK,       CANFD0_RX_B_MARK,
1825 };
1826 static const unsigned int canfd1_data_pins[] = {
1827         /* TX, RX */
1828         RCAR_GP_PIN(1, 22),     RCAR_GP_PIN(1, 26),
1829 };
1830 static const unsigned int canfd1_data_mux[] = {
1831         CANFD1_TX_MARK,         CANFD1_RX_MARK,
1832 };
1833
1834 /* - DRIF0 --------------------------------------------------------------- */
1835 static const unsigned int drif0_ctrl_a_pins[] = {
1836         /* CLK, SYNC */
1837         RCAR_GP_PIN(6, 8), RCAR_GP_PIN(6, 9),
1838 };
1839 static const unsigned int drif0_ctrl_a_mux[] = {
1840         RIF0_CLK_A_MARK, RIF0_SYNC_A_MARK,
1841 };
1842 static const unsigned int drif0_data0_a_pins[] = {
1843         /* D0 */
1844         RCAR_GP_PIN(6, 10),
1845 };
1846 static const unsigned int drif0_data0_a_mux[] = {
1847         RIF0_D0_A_MARK,
1848 };
1849 static const unsigned int drif0_data1_a_pins[] = {
1850         /* D1 */
1851         RCAR_GP_PIN(6, 7),
1852 };
1853 static const unsigned int drif0_data1_a_mux[] = {
1854         RIF0_D1_A_MARK,
1855 };
1856 static const unsigned int drif0_ctrl_b_pins[] = {
1857         /* CLK, SYNC */
1858         RCAR_GP_PIN(5, 0), RCAR_GP_PIN(5, 4),
1859 };
1860 static const unsigned int drif0_ctrl_b_mux[] = {
1861         RIF0_CLK_B_MARK, RIF0_SYNC_B_MARK,
1862 };
1863 static const unsigned int drif0_data0_b_pins[] = {
1864         /* D0 */
1865         RCAR_GP_PIN(5, 1),
1866 };
1867 static const unsigned int drif0_data0_b_mux[] = {
1868         RIF0_D0_B_MARK,
1869 };
1870 static const unsigned int drif0_data1_b_pins[] = {
1871         /* D1 */
1872         RCAR_GP_PIN(5, 2),
1873 };
1874 static const unsigned int drif0_data1_b_mux[] = {
1875         RIF0_D1_B_MARK,
1876 };
1877 static const unsigned int drif0_ctrl_c_pins[] = {
1878         /* CLK, SYNC */
1879         RCAR_GP_PIN(5, 12), RCAR_GP_PIN(5, 15),
1880 };
1881 static const unsigned int drif0_ctrl_c_mux[] = {
1882         RIF0_CLK_C_MARK, RIF0_SYNC_C_MARK,
1883 };
1884 static const unsigned int drif0_data0_c_pins[] = {
1885         /* D0 */
1886         RCAR_GP_PIN(5, 13),
1887 };
1888 static const unsigned int drif0_data0_c_mux[] = {
1889         RIF0_D0_C_MARK,
1890 };
1891 static const unsigned int drif0_data1_c_pins[] = {
1892         /* D1 */
1893         RCAR_GP_PIN(5, 14),
1894 };
1895 static const unsigned int drif0_data1_c_mux[] = {
1896         RIF0_D1_C_MARK,
1897 };
1898 /* - DRIF1 --------------------------------------------------------------- */
1899 static const unsigned int drif1_ctrl_a_pins[] = {
1900         /* CLK, SYNC */
1901         RCAR_GP_PIN(6, 17), RCAR_GP_PIN(6, 18),
1902 };
1903 static const unsigned int drif1_ctrl_a_mux[] = {
1904         RIF1_CLK_A_MARK, RIF1_SYNC_A_MARK,
1905 };
1906 static const unsigned int drif1_data0_a_pins[] = {
1907         /* D0 */
1908         RCAR_GP_PIN(6, 19),
1909 };
1910 static const unsigned int drif1_data0_a_mux[] = {
1911         RIF1_D0_A_MARK,
1912 };
1913 static const unsigned int drif1_data1_a_pins[] = {
1914         /* D1 */
1915         RCAR_GP_PIN(6, 20),
1916 };
1917 static const unsigned int drif1_data1_a_mux[] = {
1918         RIF1_D1_A_MARK,
1919 };
1920 static const unsigned int drif1_ctrl_b_pins[] = {
1921         /* CLK, SYNC */
1922         RCAR_GP_PIN(5, 9), RCAR_GP_PIN(5, 3),
1923 };
1924 static const unsigned int drif1_ctrl_b_mux[] = {
1925         RIF1_CLK_B_MARK, RIF1_SYNC_B_MARK,
1926 };
1927 static const unsigned int drif1_data0_b_pins[] = {
1928         /* D0 */
1929         RCAR_GP_PIN(5, 7),
1930 };
1931 static const unsigned int drif1_data0_b_mux[] = {
1932         RIF1_D0_B_MARK,
1933 };
1934 static const unsigned int drif1_data1_b_pins[] = {
1935         /* D1 */
1936         RCAR_GP_PIN(5, 8),
1937 };
1938 static const unsigned int drif1_data1_b_mux[] = {
1939         RIF1_D1_B_MARK,
1940 };
1941 static const unsigned int drif1_ctrl_c_pins[] = {
1942         /* CLK, SYNC */
1943         RCAR_GP_PIN(5, 5), RCAR_GP_PIN(5, 11),
1944 };
1945 static const unsigned int drif1_ctrl_c_mux[] = {
1946         RIF1_CLK_C_MARK, RIF1_SYNC_C_MARK,
1947 };
1948 static const unsigned int drif1_data0_c_pins[] = {
1949         /* D0 */
1950         RCAR_GP_PIN(5, 6),
1951 };
1952 static const unsigned int drif1_data0_c_mux[] = {
1953         RIF1_D0_C_MARK,
1954 };
1955 static const unsigned int drif1_data1_c_pins[] = {
1956         /* D1 */
1957         RCAR_GP_PIN(5, 10),
1958 };
1959 static const unsigned int drif1_data1_c_mux[] = {
1960         RIF1_D1_C_MARK,
1961 };
1962 /* - DRIF2 --------------------------------------------------------------- */
1963 static const unsigned int drif2_ctrl_a_pins[] = {
1964         /* CLK, SYNC */
1965         RCAR_GP_PIN(6, 8), RCAR_GP_PIN(6, 9),
1966 };
1967 static const unsigned int drif2_ctrl_a_mux[] = {
1968         RIF2_CLK_A_MARK, RIF2_SYNC_A_MARK,
1969 };
1970 static const unsigned int drif2_data0_a_pins[] = {
1971         /* D0 */
1972         RCAR_GP_PIN(6, 7),
1973 };
1974 static const unsigned int drif2_data0_a_mux[] = {
1975         RIF2_D0_A_MARK,
1976 };
1977 static const unsigned int drif2_data1_a_pins[] = {
1978         /* D1 */
1979         RCAR_GP_PIN(6, 10),
1980 };
1981 static const unsigned int drif2_data1_a_mux[] = {
1982         RIF2_D1_A_MARK,
1983 };
1984 static const unsigned int drif2_ctrl_b_pins[] = {
1985         /* CLK, SYNC */
1986         RCAR_GP_PIN(6, 26), RCAR_GP_PIN(6, 27),
1987 };
1988 static const unsigned int drif2_ctrl_b_mux[] = {
1989         RIF2_CLK_B_MARK, RIF2_SYNC_B_MARK,
1990 };
1991 static const unsigned int drif2_data0_b_pins[] = {
1992         /* D0 */
1993         RCAR_GP_PIN(6, 30),
1994 };
1995 static const unsigned int drif2_data0_b_mux[] = {
1996         RIF2_D0_B_MARK,
1997 };
1998 static const unsigned int drif2_data1_b_pins[] = {
1999         /* D1 */
2000         RCAR_GP_PIN(6, 31),
2001 };
2002 static const unsigned int drif2_data1_b_mux[] = {
2003         RIF2_D1_B_MARK,
2004 };
2005 /* - DRIF3 --------------------------------------------------------------- */
2006 static const unsigned int drif3_ctrl_a_pins[] = {
2007         /* CLK, SYNC */
2008         RCAR_GP_PIN(6, 17), RCAR_GP_PIN(6, 18),
2009 };
2010 static const unsigned int drif3_ctrl_a_mux[] = {
2011         RIF3_CLK_A_MARK, RIF3_SYNC_A_MARK,
2012 };
2013 static const unsigned int drif3_data0_a_pins[] = {
2014         /* D0 */
2015         RCAR_GP_PIN(6, 19),
2016 };
2017 static const unsigned int drif3_data0_a_mux[] = {
2018         RIF3_D0_A_MARK,
2019 };
2020 static const unsigned int drif3_data1_a_pins[] = {
2021         /* D1 */
2022         RCAR_GP_PIN(6, 20),
2023 };
2024 static const unsigned int drif3_data1_a_mux[] = {
2025         RIF3_D1_A_MARK,
2026 };
2027 static const unsigned int drif3_ctrl_b_pins[] = {
2028         /* CLK, SYNC */
2029         RCAR_GP_PIN(6, 24), RCAR_GP_PIN(6, 25),
2030 };
2031 static const unsigned int drif3_ctrl_b_mux[] = {
2032         RIF3_CLK_B_MARK, RIF3_SYNC_B_MARK,
2033 };
2034 static const unsigned int drif3_data0_b_pins[] = {
2035         /* D0 */
2036         RCAR_GP_PIN(6, 28),
2037 };
2038 static const unsigned int drif3_data0_b_mux[] = {
2039         RIF3_D0_B_MARK,
2040 };
2041 static const unsigned int drif3_data1_b_pins[] = {
2042         /* D1 */
2043         RCAR_GP_PIN(6, 29),
2044 };
2045 static const unsigned int drif3_data1_b_mux[] = {
2046         RIF3_D1_B_MARK,
2047 };
2048
2049 /* - DU --------------------------------------------------------------------- */
2050 static const unsigned int du_rgb666_pins[] = {
2051         /* R[7:2], G[7:2], B[7:2] */
2052         RCAR_GP_PIN(0, 15), RCAR_GP_PIN(0, 14), RCAR_GP_PIN(0, 13),
2053         RCAR_GP_PIN(0, 12), RCAR_GP_PIN(0, 11), RCAR_GP_PIN(0, 10),
2054         RCAR_GP_PIN(1, 15), RCAR_GP_PIN(1, 14), RCAR_GP_PIN(1, 13),
2055         RCAR_GP_PIN(1, 12), RCAR_GP_PIN(1, 19), RCAR_GP_PIN(1, 18),
2056         RCAR_GP_PIN(1, 7),  RCAR_GP_PIN(1, 6),  RCAR_GP_PIN(1, 5),
2057         RCAR_GP_PIN(1, 4),  RCAR_GP_PIN(1, 3),  RCAR_GP_PIN(1, 2),
2058 };
2059 static const unsigned int du_rgb666_mux[] = {
2060         DU_DR7_MARK, DU_DR6_MARK, DU_DR5_MARK, DU_DR4_MARK,
2061         DU_DR3_MARK, DU_DR2_MARK,
2062         DU_DG7_MARK, DU_DG6_MARK, DU_DG5_MARK, DU_DG4_MARK,
2063         DU_DG3_MARK, DU_DG2_MARK,
2064         DU_DB7_MARK, DU_DB6_MARK, DU_DB5_MARK, DU_DB4_MARK,
2065         DU_DB3_MARK, DU_DB2_MARK,
2066 };
2067 static const unsigned int du_rgb888_pins[] = {
2068         /* R[7:0], G[7:0], B[7:0] */
2069         RCAR_GP_PIN(0, 15), RCAR_GP_PIN(0, 14), RCAR_GP_PIN(0, 13),
2070         RCAR_GP_PIN(0, 12), RCAR_GP_PIN(0, 11), RCAR_GP_PIN(0, 10),
2071         RCAR_GP_PIN(0, 9),  RCAR_GP_PIN(0, 8),
2072         RCAR_GP_PIN(1, 15), RCAR_GP_PIN(1, 14), RCAR_GP_PIN(1, 13),
2073         RCAR_GP_PIN(1, 12), RCAR_GP_PIN(1, 19), RCAR_GP_PIN(1, 18),
2074         RCAR_GP_PIN(1, 17), RCAR_GP_PIN(1, 16),
2075         RCAR_GP_PIN(1, 7),  RCAR_GP_PIN(1, 6),  RCAR_GP_PIN(1, 5),
2076         RCAR_GP_PIN(1, 4),  RCAR_GP_PIN(1, 3),  RCAR_GP_PIN(1, 2),
2077         RCAR_GP_PIN(1, 1),  RCAR_GP_PIN(1, 0),
2078 };
2079 static const unsigned int du_rgb888_mux[] = {
2080         DU_DR7_MARK, DU_DR6_MARK, DU_DR5_MARK, DU_DR4_MARK,
2081         DU_DR3_MARK, DU_DR2_MARK, DU_DR1_MARK, DU_DR0_MARK,
2082         DU_DG7_MARK, DU_DG6_MARK, DU_DG5_MARK, DU_DG4_MARK,
2083         DU_DG3_MARK, DU_DG2_MARK, DU_DG1_MARK, DU_DG0_MARK,
2084         DU_DB7_MARK, DU_DB6_MARK, DU_DB5_MARK, DU_DB4_MARK,
2085         DU_DB3_MARK, DU_DB2_MARK, DU_DB1_MARK, DU_DB0_MARK,
2086 };
2087 static const unsigned int du_clk_out_0_pins[] = {
2088         /* CLKOUT */
2089         RCAR_GP_PIN(1, 27),
2090 };
2091 static const unsigned int du_clk_out_0_mux[] = {
2092         DU_DOTCLKOUT0_MARK
2093 };
2094 static const unsigned int du_clk_out_1_pins[] = {
2095         /* CLKOUT */
2096         RCAR_GP_PIN(2, 3),
2097 };
2098 static const unsigned int du_clk_out_1_mux[] = {
2099         DU_DOTCLKOUT1_MARK
2100 };
2101 static const unsigned int du_sync_pins[] = {
2102         /* EXVSYNC/VSYNC, EXHSYNC/HSYNC */
2103         RCAR_GP_PIN(2, 5), RCAR_GP_PIN(2, 4),
2104 };
2105 static const unsigned int du_sync_mux[] = {
2106         DU_EXVSYNC_DU_VSYNC_MARK, DU_EXHSYNC_DU_HSYNC_MARK
2107 };
2108 static const unsigned int du_oddf_pins[] = {
2109         /* EXDISP/EXODDF/EXCDE */
2110         RCAR_GP_PIN(2, 2),
2111 };
2112 static const unsigned int du_oddf_mux[] = {
2113         DU_EXODDF_DU_ODDF_DISP_CDE_MARK,
2114 };
2115 static const unsigned int du_cde_pins[] = {
2116         /* CDE */
2117         RCAR_GP_PIN(2, 0),
2118 };
2119 static const unsigned int du_cde_mux[] = {
2120         DU_CDE_MARK,
2121 };
2122 static const unsigned int du_disp_pins[] = {
2123         /* DISP */
2124         RCAR_GP_PIN(2, 1),
2125 };
2126 static const unsigned int du_disp_mux[] = {
2127         DU_DISP_MARK,
2128 };
2129
2130 /* - HDMI ------------------------------------------------------------------- */
2131 static const unsigned int hdmi0_cec_pins[] = {
2132         /* HDMI0_CEC */
2133         RCAR_GP_PIN(7, 2),
2134 };
2135 static const unsigned int hdmi0_cec_mux[] = {
2136         HDMI0_CEC_MARK,
2137 };
2138 static const unsigned int hdmi1_cec_pins[] = {
2139         /* HDMI1_CEC */
2140         RCAR_GP_PIN(7, 3),
2141 };
2142 static const unsigned int hdmi1_cec_mux[] = {
2143         HDMI1_CEC_MARK,
2144 };
2145
2146 /* - HSCIF0 ----------------------------------------------------------------- */
2147 static const unsigned int hscif0_data_pins[] = {
2148         /* RX, TX */
2149         RCAR_GP_PIN(5, 13), RCAR_GP_PIN(5, 14),
2150 };
2151 static const unsigned int hscif0_data_mux[] = {
2152         HRX0_MARK, HTX0_MARK,
2153 };
2154 static const unsigned int hscif0_clk_pins[] = {
2155         /* SCK */
2156         RCAR_GP_PIN(5, 12),
2157 };
2158 static const unsigned int hscif0_clk_mux[] = {
2159         HSCK0_MARK,
2160 };
2161 static const unsigned int hscif0_ctrl_pins[] = {
2162         /* RTS, CTS */
2163         RCAR_GP_PIN(5, 16), RCAR_GP_PIN(5, 15),
2164 };
2165 static const unsigned int hscif0_ctrl_mux[] = {
2166         HRTS0_N_MARK, HCTS0_N_MARK,
2167 };
2168 /* - HSCIF1 ----------------------------------------------------------------- */
2169 static const unsigned int hscif1_data_a_pins[] = {
2170         /* RX, TX */
2171         RCAR_GP_PIN(5, 5), RCAR_GP_PIN(5, 6),
2172 };
2173 static const unsigned int hscif1_data_a_mux[] = {
2174         HRX1_A_MARK, HTX1_A_MARK,
2175 };
2176 static const unsigned int hscif1_clk_a_pins[] = {
2177         /* SCK */
2178         RCAR_GP_PIN(6, 21),
2179 };
2180 static const unsigned int hscif1_clk_a_mux[] = {
2181         HSCK1_A_MARK,
2182 };
2183 static const unsigned int hscif1_ctrl_a_pins[] = {
2184         /* RTS, CTS */
2185         RCAR_GP_PIN(5, 8), RCAR_GP_PIN(5, 7),
2186 };
2187 static const unsigned int hscif1_ctrl_a_mux[] = {
2188         HRTS1_N_A_MARK, HCTS1_N_A_MARK,
2189 };
2190
2191 static const unsigned int hscif1_data_b_pins[] = {
2192         /* RX, TX */
2193         RCAR_GP_PIN(5, 1), RCAR_GP_PIN(5, 2),
2194 };
2195 static const unsigned int hscif1_data_b_mux[] = {
2196         HRX1_B_MARK, HTX1_B_MARK,
2197 };
2198 static const unsigned int hscif1_clk_b_pins[] = {
2199         /* SCK */
2200         RCAR_GP_PIN(5, 0),
2201 };
2202 static const unsigned int hscif1_clk_b_mux[] = {
2203         HSCK1_B_MARK,
2204 };
2205 static const unsigned int hscif1_ctrl_b_pins[] = {
2206         /* RTS, CTS */
2207         RCAR_GP_PIN(5, 4), RCAR_GP_PIN(5, 3),
2208 };
2209 static const unsigned int hscif1_ctrl_b_mux[] = {
2210         HRTS1_N_B_MARK, HCTS1_N_B_MARK,
2211 };
2212 /* - HSCIF2 ----------------------------------------------------------------- */
2213 static const unsigned int hscif2_data_a_pins[] = {
2214         /* RX, TX */
2215         RCAR_GP_PIN(6, 8), RCAR_GP_PIN(6, 9),
2216 };
2217 static const unsigned int hscif2_data_a_mux[] = {
2218         HRX2_A_MARK, HTX2_A_MARK,
2219 };
2220 static const unsigned int hscif2_clk_a_pins[] = {
2221         /* SCK */
2222         RCAR_GP_PIN(6, 10),
2223 };
2224 static const unsigned int hscif2_clk_a_mux[] = {
2225         HSCK2_A_MARK,
2226 };
2227 static const unsigned int hscif2_ctrl_a_pins[] = {
2228         /* RTS, CTS */
2229         RCAR_GP_PIN(6, 7), RCAR_GP_PIN(6, 6),
2230 };
2231 static const unsigned int hscif2_ctrl_a_mux[] = {
2232         HRTS2_N_A_MARK, HCTS2_N_A_MARK,
2233 };
2234
2235 static const unsigned int hscif2_data_b_pins[] = {
2236         /* RX, TX */
2237         RCAR_GP_PIN(6, 17), RCAR_GP_PIN(6, 18),
2238 };
2239 static const unsigned int hscif2_data_b_mux[] = {
2240         HRX2_B_MARK, HTX2_B_MARK,
2241 };
2242 static const unsigned int hscif2_clk_b_pins[] = {
2243         /* SCK */
2244         RCAR_GP_PIN(6, 21),
2245 };
2246 static const unsigned int hscif2_clk_b_mux[] = {
2247         HSCK2_B_MARK,
2248 };
2249 static const unsigned int hscif2_ctrl_b_pins[] = {
2250         /* RTS, CTS */
2251         RCAR_GP_PIN(6, 20), RCAR_GP_PIN(6, 19),
2252 };
2253 static const unsigned int hscif2_ctrl_b_mux[] = {
2254         HRTS2_N_B_MARK, HCTS2_N_B_MARK,
2255 };
2256
2257 static const unsigned int hscif2_data_c_pins[] = {
2258         /* RX, TX */
2259         RCAR_GP_PIN(6, 25), RCAR_GP_PIN(6, 26),
2260 };
2261 static const unsigned int hscif2_data_c_mux[] = {
2262         HRX2_C_MARK, HTX2_C_MARK,
2263 };
2264 static const unsigned int hscif2_clk_c_pins[] = {
2265         /* SCK */
2266         RCAR_GP_PIN(6, 24),
2267 };
2268 static const unsigned int hscif2_clk_c_mux[] = {
2269         HSCK2_C_MARK,
2270 };
2271 static const unsigned int hscif2_ctrl_c_pins[] = {
2272         /* RTS, CTS */
2273         RCAR_GP_PIN(6, 28), RCAR_GP_PIN(6, 27),
2274 };
2275 static const unsigned int hscif2_ctrl_c_mux[] = {
2276         HRTS2_N_C_MARK, HCTS2_N_C_MARK,
2277 };
2278 /* - HSCIF3 ----------------------------------------------------------------- */
2279 static const unsigned int hscif3_data_a_pins[] = {
2280         /* RX, TX */
2281         RCAR_GP_PIN(1, 23), RCAR_GP_PIN(1, 24),
2282 };
2283 static const unsigned int hscif3_data_a_mux[] = {
2284         HRX3_A_MARK, HTX3_A_MARK,
2285 };
2286 static const unsigned int hscif3_clk_pins[] = {
2287         /* SCK */
2288         RCAR_GP_PIN(1, 22),
2289 };
2290 static const unsigned int hscif3_clk_mux[] = {
2291         HSCK3_MARK,
2292 };
2293 static const unsigned int hscif3_ctrl_pins[] = {
2294         /* RTS, CTS */
2295         RCAR_GP_PIN(1, 26), RCAR_GP_PIN(1, 25),
2296 };
2297 static const unsigned int hscif3_ctrl_mux[] = {
2298         HRTS3_N_MARK, HCTS3_N_MARK,
2299 };
2300
2301 static const unsigned int hscif3_data_b_pins[] = {
2302         /* RX, TX */
2303         RCAR_GP_PIN(0, 10), RCAR_GP_PIN(0, 11),
2304 };
2305 static const unsigned int hscif3_data_b_mux[] = {
2306         HRX3_B_MARK, HTX3_B_MARK,
2307 };
2308 static const unsigned int hscif3_data_c_pins[] = {
2309         /* RX, TX */
2310         RCAR_GP_PIN(0, 14), RCAR_GP_PIN(0, 15),
2311 };
2312 static const unsigned int hscif3_data_c_mux[] = {
2313         HRX3_C_MARK, HTX3_C_MARK,
2314 };
2315 static const unsigned int hscif3_data_d_pins[] = {
2316         /* RX, TX */
2317         RCAR_GP_PIN(2, 7), RCAR_GP_PIN(2, 8),
2318 };
2319 static const unsigned int hscif3_data_d_mux[] = {
2320         HRX3_D_MARK, HTX3_D_MARK,
2321 };
2322 /* - HSCIF4 ----------------------------------------------------------------- */
2323 static const unsigned int hscif4_data_a_pins[] = {
2324         /* RX, TX */
2325         RCAR_GP_PIN(1, 12), RCAR_GP_PIN(1, 13),
2326 };
2327 static const unsigned int hscif4_data_a_mux[] = {
2328         HRX4_A_MARK, HTX4_A_MARK,
2329 };
2330 static const unsigned int hscif4_clk_pins[] = {
2331         /* SCK */
2332         RCAR_GP_PIN(1, 11),
2333 };
2334 static const unsigned int hscif4_clk_mux[] = {
2335         HSCK4_MARK,
2336 };
2337 static const unsigned int hscif4_ctrl_pins[] = {
2338         /* RTS, CTS */
2339         RCAR_GP_PIN(1, 15), RCAR_GP_PIN(1, 14),
2340 };
2341 static const unsigned int hscif4_ctrl_mux[] = {
2342         HRTS4_N_MARK, HCTS4_N_MARK,
2343 };
2344
2345 static const unsigned int hscif4_data_b_pins[] = {
2346         /* RX, TX */
2347         RCAR_GP_PIN(1, 8), RCAR_GP_PIN(1, 11),
2348 };
2349 static const unsigned int hscif4_data_b_mux[] = {
2350         HRX4_B_MARK, HTX4_B_MARK,
2351 };
2352
2353 /* - I2C -------------------------------------------------------------------- */
2354 static const unsigned int i2c1_a_pins[] = {
2355         /* SDA, SCL */
2356         RCAR_GP_PIN(5, 11), RCAR_GP_PIN(5, 10),
2357 };
2358 static const unsigned int i2c1_a_mux[] = {
2359         SDA1_A_MARK, SCL1_A_MARK,
2360 };
2361 static const unsigned int i2c1_b_pins[] = {
2362         /* SDA, SCL */
2363         RCAR_GP_PIN(5, 24), RCAR_GP_PIN(5, 23),
2364 };
2365 static const unsigned int i2c1_b_mux[] = {
2366         SDA1_B_MARK, SCL1_B_MARK,
2367 };
2368 static const unsigned int i2c2_a_pins[] = {
2369         /* SDA, SCL */
2370         RCAR_GP_PIN(5, 0), RCAR_GP_PIN(5, 4),
2371 };
2372 static const unsigned int i2c2_a_mux[] = {
2373         SDA2_A_MARK, SCL2_A_MARK,
2374 };
2375 static const unsigned int i2c2_b_pins[] = {
2376         /* SDA, SCL */
2377         RCAR_GP_PIN(3, 13), RCAR_GP_PIN(3, 12),
2378 };
2379 static const unsigned int i2c2_b_mux[] = {
2380         SDA2_B_MARK, SCL2_B_MARK,
2381 };
2382 static const unsigned int i2c6_a_pins[] = {
2383         /* SDA, SCL */
2384         RCAR_GP_PIN(1, 8), RCAR_GP_PIN(1, 11),
2385 };
2386 static const unsigned int i2c6_a_mux[] = {
2387         SDA6_A_MARK, SCL6_A_MARK,
2388 };
2389 static const unsigned int i2c6_b_pins[] = {
2390         /* SDA, SCL */
2391         RCAR_GP_PIN(1, 26), RCAR_GP_PIN(1, 25),
2392 };
2393 static const unsigned int i2c6_b_mux[] = {
2394         SDA6_B_MARK, SCL6_B_MARK,
2395 };
2396 static const unsigned int i2c6_c_pins[] = {
2397         /* SDA, SCL */
2398         RCAR_GP_PIN(0, 15), RCAR_GP_PIN(0, 14),
2399 };
2400 static const unsigned int i2c6_c_mux[] = {
2401         SDA6_C_MARK, SCL6_C_MARK,
2402 };
2403
2404 /* - INTC-EX ---------------------------------------------------------------- */
2405 static const unsigned int intc_ex_irq0_pins[] = {
2406         /* IRQ0 */
2407         RCAR_GP_PIN(2, 0),
2408 };
2409 static const unsigned int intc_ex_irq0_mux[] = {
2410         IRQ0_MARK,
2411 };
2412 static const unsigned int intc_ex_irq1_pins[] = {
2413         /* IRQ1 */
2414         RCAR_GP_PIN(2, 1),
2415 };
2416 static const unsigned int intc_ex_irq1_mux[] = {
2417         IRQ1_MARK,
2418 };
2419 static const unsigned int intc_ex_irq2_pins[] = {
2420         /* IRQ2 */
2421         RCAR_GP_PIN(2, 2),
2422 };
2423 static const unsigned int intc_ex_irq2_mux[] = {
2424         IRQ2_MARK,
2425 };
2426 static const unsigned int intc_ex_irq3_pins[] = {
2427         /* IRQ3 */
2428         RCAR_GP_PIN(2, 3),
2429 };
2430 static const unsigned int intc_ex_irq3_mux[] = {
2431         IRQ3_MARK,
2432 };
2433 static const unsigned int intc_ex_irq4_pins[] = {
2434         /* IRQ4 */
2435         RCAR_GP_PIN(2, 4),
2436 };
2437 static const unsigned int intc_ex_irq4_mux[] = {
2438         IRQ4_MARK,
2439 };
2440 static const unsigned int intc_ex_irq5_pins[] = {
2441         /* IRQ5 */
2442         RCAR_GP_PIN(2, 5),
2443 };
2444 static const unsigned int intc_ex_irq5_mux[] = {
2445         IRQ5_MARK,
2446 };
2447
2448 /* - MSIOF0 ----------------------------------------------------------------- */
2449 static const unsigned int msiof0_clk_pins[] = {
2450         /* SCK */
2451         RCAR_GP_PIN(5, 17),
2452 };
2453 static const unsigned int msiof0_clk_mux[] = {
2454         MSIOF0_SCK_MARK,
2455 };
2456 static const unsigned int msiof0_sync_pins[] = {
2457         /* SYNC */
2458         RCAR_GP_PIN(5, 18),
2459 };
2460 static const unsigned int msiof0_sync_mux[] = {
2461         MSIOF0_SYNC_MARK,
2462 };
2463 static const unsigned int msiof0_ss1_pins[] = {
2464         /* SS1 */
2465         RCAR_GP_PIN(5, 19),
2466 };
2467 static const unsigned int msiof0_ss1_mux[] = {
2468         MSIOF0_SS1_MARK,
2469 };
2470 static const unsigned int msiof0_ss2_pins[] = {
2471         /* SS2 */
2472         RCAR_GP_PIN(5, 21),
2473 };
2474 static const unsigned int msiof0_ss2_mux[] = {
2475         MSIOF0_SS2_MARK,
2476 };
2477 static const unsigned int msiof0_txd_pins[] = {
2478         /* TXD */
2479         RCAR_GP_PIN(5, 20),
2480 };
2481 static const unsigned int msiof0_txd_mux[] = {
2482         MSIOF0_TXD_MARK,
2483 };
2484 static const unsigned int msiof0_rxd_pins[] = {
2485         /* RXD */
2486         RCAR_GP_PIN(5, 22),
2487 };
2488 static const unsigned int msiof0_rxd_mux[] = {
2489         MSIOF0_RXD_MARK,
2490 };
2491 /* - MSIOF1 ----------------------------------------------------------------- */
2492 static const unsigned int msiof1_clk_a_pins[] = {
2493         /* SCK */
2494         RCAR_GP_PIN(6, 8),
2495 };
2496 static const unsigned int msiof1_clk_a_mux[] = {
2497         MSIOF1_SCK_A_MARK,
2498 };
2499 static const unsigned int msiof1_sync_a_pins[] = {
2500         /* SYNC */
2501         RCAR_GP_PIN(6, 9),
2502 };
2503 static const unsigned int msiof1_sync_a_mux[] = {
2504         MSIOF1_SYNC_A_MARK,
2505 };
2506 static const unsigned int msiof1_ss1_a_pins[] = {
2507         /* SS1 */
2508         RCAR_GP_PIN(6, 5),
2509 };
2510 static const unsigned int msiof1_ss1_a_mux[] = {
2511         MSIOF1_SS1_A_MARK,
2512 };
2513 static const unsigned int msiof1_ss2_a_pins[] = {
2514         /* SS2 */
2515         RCAR_GP_PIN(6, 6),
2516 };
2517 static const unsigned int msiof1_ss2_a_mux[] = {
2518         MSIOF1_SS2_A_MARK,
2519 };
2520 static const unsigned int msiof1_txd_a_pins[] = {
2521         /* TXD */
2522         RCAR_GP_PIN(6, 7),
2523 };
2524 static const unsigned int msiof1_txd_a_mux[] = {
2525         MSIOF1_TXD_A_MARK,
2526 };
2527 static const unsigned int msiof1_rxd_a_pins[] = {
2528         /* RXD */
2529         RCAR_GP_PIN(6, 10),
2530 };
2531 static const unsigned int msiof1_rxd_a_mux[] = {
2532         MSIOF1_RXD_A_MARK,
2533 };
2534 static const unsigned int msiof1_clk_b_pins[] = {
2535         /* SCK */
2536         RCAR_GP_PIN(5, 9),
2537 };
2538 static const unsigned int msiof1_clk_b_mux[] = {
2539         MSIOF1_SCK_B_MARK,
2540 };
2541 static const unsigned int msiof1_sync_b_pins[] = {
2542         /* SYNC */
2543         RCAR_GP_PIN(5, 3),
2544 };
2545 static const unsigned int msiof1_sync_b_mux[] = {
2546         MSIOF1_SYNC_B_MARK,
2547 };
2548 static const unsigned int msiof1_ss1_b_pins[] = {
2549         /* SS1 */
2550         RCAR_GP_PIN(5, 4),
2551 };
2552 static const unsigned int msiof1_ss1_b_mux[] = {
2553         MSIOF1_SS1_B_MARK,
2554 };
2555 static const unsigned int msiof1_ss2_b_pins[] = {
2556         /* SS2 */
2557         RCAR_GP_PIN(5, 0),
2558 };
2559 static const unsigned int msiof1_ss2_b_mux[] = {
2560         MSIOF1_SS2_B_MARK,
2561 };
2562 static const unsigned int msiof1_txd_b_pins[] = {
2563         /* TXD */
2564         RCAR_GP_PIN(5, 8),
2565 };
2566 static const unsigned int msiof1_txd_b_mux[] = {
2567         MSIOF1_TXD_B_MARK,
2568 };
2569 static const unsigned int msiof1_rxd_b_pins[] = {
2570         /* RXD */
2571         RCAR_GP_PIN(5, 7),
2572 };
2573 static const unsigned int msiof1_rxd_b_mux[] = {
2574         MSIOF1_RXD_B_MARK,
2575 };
2576 static const unsigned int msiof1_clk_c_pins[] = {
2577         /* SCK */
2578         RCAR_GP_PIN(6, 17),
2579 };
2580 static const unsigned int msiof1_clk_c_mux[] = {
2581         MSIOF1_SCK_C_MARK,
2582 };
2583 static const unsigned int msiof1_sync_c_pins[] = {
2584         /* SYNC */
2585         RCAR_GP_PIN(6, 18),
2586 };
2587 static const unsigned int msiof1_sync_c_mux[] = {
2588         MSIOF1_SYNC_C_MARK,
2589 };
2590 static const unsigned int msiof1_ss1_c_pins[] = {
2591         /* SS1 */
2592         RCAR_GP_PIN(6, 21),
2593 };
2594 static const unsigned int msiof1_ss1_c_mux[] = {
2595         MSIOF1_SS1_C_MARK,
2596 };
2597 static const unsigned int msiof1_ss2_c_pins[] = {
2598         /* SS2 */
2599         RCAR_GP_PIN(6, 27),
2600 };
2601 static const unsigned int msiof1_ss2_c_mux[] = {
2602         MSIOF1_SS2_C_MARK,
2603 };
2604 static const unsigned int msiof1_txd_c_pins[] = {
2605         /* TXD */
2606         RCAR_GP_PIN(6, 20),
2607 };
2608 static const unsigned int msiof1_txd_c_mux[] = {
2609         MSIOF1_TXD_C_MARK,
2610 };
2611 static const unsigned int msiof1_rxd_c_pins[] = {
2612         /* RXD */
2613         RCAR_GP_PIN(6, 19),
2614 };
2615 static const unsigned int msiof1_rxd_c_mux[] = {
2616         MSIOF1_RXD_C_MARK,
2617 };
2618 static const unsigned int msiof1_clk_d_pins[] = {
2619         /* SCK */
2620         RCAR_GP_PIN(5, 12),
2621 };
2622 static const unsigned int msiof1_clk_d_mux[] = {
2623         MSIOF1_SCK_D_MARK,
2624 };
2625 static const unsigned int msiof1_sync_d_pins[] = {
2626         /* SYNC */
2627         RCAR_GP_PIN(5, 15),
2628 };
2629 static const unsigned int msiof1_sync_d_mux[] = {
2630         MSIOF1_SYNC_D_MARK,
2631 };
2632 static const unsigned int msiof1_ss1_d_pins[] = {
2633         /* SS1 */
2634         RCAR_GP_PIN(5, 16),
2635 };
2636 static const unsigned int msiof1_ss1_d_mux[] = {
2637         MSIOF1_SS1_D_MARK,
2638 };
2639 static const unsigned int msiof1_ss2_d_pins[] = {
2640         /* SS2 */
2641         RCAR_GP_PIN(5, 21),
2642 };
2643 static const unsigned int msiof1_ss2_d_mux[] = {
2644         MSIOF1_SS2_D_MARK,
2645 };
2646 static const unsigned int msiof1_txd_d_pins[] = {
2647         /* TXD */
2648         RCAR_GP_PIN(5, 14),
2649 };
2650 static const unsigned int msiof1_txd_d_mux[] = {
2651         MSIOF1_TXD_D_MARK,
2652 };
2653 static const unsigned int msiof1_rxd_d_pins[] = {
2654         /* RXD */
2655         RCAR_GP_PIN(5, 13),
2656 };
2657 static const unsigned int msiof1_rxd_d_mux[] = {
2658         MSIOF1_RXD_D_MARK,
2659 };
2660 static const unsigned int msiof1_clk_e_pins[] = {
2661         /* SCK */
2662         RCAR_GP_PIN(3, 0),
2663 };
2664 static const unsigned int msiof1_clk_e_mux[] = {
2665         MSIOF1_SCK_E_MARK,
2666 };
2667 static const unsigned int msiof1_sync_e_pins[] = {
2668         /* SYNC */
2669         RCAR_GP_PIN(3, 1),
2670 };
2671 static const unsigned int msiof1_sync_e_mux[] = {
2672         MSIOF1_SYNC_E_MARK,
2673 };
2674 static const unsigned int msiof1_ss1_e_pins[] = {
2675         /* SS1 */
2676         RCAR_GP_PIN(3, 4),
2677 };
2678 static const unsigned int msiof1_ss1_e_mux[] = {
2679         MSIOF1_SS1_E_MARK,
2680 };
2681 static const unsigned int msiof1_ss2_e_pins[] = {
2682         /* SS2 */
2683         RCAR_GP_PIN(3, 5),
2684 };
2685 static const unsigned int msiof1_ss2_e_mux[] = {
2686         MSIOF1_SS2_E_MARK,
2687 };
2688 static const unsigned int msiof1_txd_e_pins[] = {
2689         /* TXD */
2690         RCAR_GP_PIN(3, 3),
2691 };
2692 static const unsigned int msiof1_txd_e_mux[] = {
2693         MSIOF1_TXD_E_MARK,
2694 };
2695 static const unsigned int msiof1_rxd_e_pins[] = {
2696         /* RXD */
2697         RCAR_GP_PIN(3, 2),
2698 };
2699 static const unsigned int msiof1_rxd_e_mux[] = {
2700         MSIOF1_RXD_E_MARK,
2701 };
2702 static const unsigned int msiof1_clk_f_pins[] = {
2703         /* SCK */
2704         RCAR_GP_PIN(5, 23),
2705 };
2706 static const unsigned int msiof1_clk_f_mux[] = {
2707         MSIOF1_SCK_F_MARK,
2708 };
2709 static const unsigned int msiof1_sync_f_pins[] = {
2710         /* SYNC */
2711         RCAR_GP_PIN(5, 24),
2712 };
2713 static const unsigned int msiof1_sync_f_mux[] = {
2714         MSIOF1_SYNC_F_MARK,
2715 };
2716 static const unsigned int msiof1_ss1_f_pins[] = {